コメント
Unknown
(
A.C.
)
2009-02-04 09:22:31
クロック同期設計するんですよ。
具体的には、箱の出口はすべてFFでラッチして出力します。
すべての出力が1ck遅くなるわけですな。
箱外との遅延を管理しなきゃならない場合は、ラッチ前の信号を1ck早いデコード値でデコードします。
CMOS技術が確立したころから、ハザード出しは禁止で、同期設計しろ!命令!ってメーカーが多かったと思います。
回路規模的にも、FPGAのLEは、全部のLEにFFがついてるので、全く変わらないはずです(FPGAのみ。LSIだと事情が変わります
--
業務区分上の問題でA.C.
Unknown
(
nekosan
)
2009-02-04 20:55:08
なるほど。早速シミュレーションしてみました。
シミュレーションの結果はバッチリ「髭なし」になりました。
ＣＭＯＳ技術が確立してからというのは、それ以前にくらべて何か具合の悪い影響が大きくなったというような理由が生じたのでしょうかね？
ちなみに、レジスタの消費数は増えましたが、内部の回路は全然変わらなかったみたいです。
こんなかんじにしました。
-- calculate V-out
process (C_signal,Y_signal)
begin
Vout_tmp <= Y_signal + C_signal;
end process;
-- synchronizer
process (clock_in)
begin
if (clock_in'event and clock_in = '1') then
V_out <= Vout_tmp;
end if;
end process;
一旦ＦＦに入れておいて、クロックのエッヂで出力する、と。
Unknown
(
ぼのぐらし
)
2009-02-07 07:55:56
すみません。
ＦＦって、ＦＩＦＯのことですか。
Unknown
(
nekosan
)
2009-02-07 19:20:39
FFはFlipFlopですね。
Unknown
(
ぼのぐらし
)
2009-02-07 20:59:26
了解です。
コメントを投稿する
名前
タイトル
URL
コメント
※絵文字はjavascriptが有効な環境でのみご利用いただけます。
▼ 絵文字を表示
携帯絵文字
リスト１
リスト２
リスト３
リスト４
リスト５
ユーザー作品
▲ 閉じる
コメント利用規約
に同意の上コメント投稿を行ってください。
コメント利用規約に同意する
数字4桁を入力し、投稿ボタンを押してください。
具体的には、箱の出口はすべてFFでラッチして出力します。
すべての出力が1ck遅くなるわけですな。
箱外との遅延を管理しなきゃならない場合は、ラッチ前の信号を1ck早いデコード値でデコードします。
CMOS技術が確立したころから、ハザード出しは禁止で、同期設計しろ!命令!ってメーカーが多かったと思います。
回路規模的にも、FPGAのLEは、全部のLEにFFがついてるので、全く変わらないはずです(FPGAのみ。LSIだと事情が変わります
--
業務区分上の問題でA.C.
シミュレーションの結果はバッチリ「髭なし」になりました。
ＣＭＯＳ技術が確立してからというのは、それ以前にくらべて何か具合の悪い影響が大きくなったというような理由が生じたのでしょうかね？
ちなみに、レジスタの消費数は増えましたが、内部の回路は全然変わらなかったみたいです。
こんなかんじにしました。
-- calculate V-out
process (C_signal,Y_signal)
begin
Vout_tmp <= Y_signal + C_signal;
end process;
-- synchronizer
process (clock_in)
begin
if (clock_in'event and clock_in = '1') then
V_out <= Vout_tmp;
end if;
end process;
一旦ＦＦに入れておいて、クロックのエッヂで出力する、と。
ＦＦって、ＦＩＦＯのことですか。