コメント
 
 
 
Unknown (Sim)
2008-11-14 20:32:59
こんばんは
すみません、自分が見てもいないのに推薦なんかしちゃって。でもよさげな本なのでよかったです。
そういえばラッチの話はverilogの方にもありました。少なくとも無駄に回路規模が増えるのは嫌というのはあると思いますが、もしかすると他にも理由がありそうです。そもそもラッチなんてめったなことがない限り使いませんしね。
ModelSimですが、Xilinxを見てもよくわからないですね。Alteraのでよければ、Alteraから拾ってくるという手もあります。VHDLをシミュレートしてるレベルならどちらでも大差ないでしょうし。
 
 
 
Unknown (nekosan)
2008-11-15 00:15:26
意図しないラッチは、貴重なレジスタを消費しちゃったりするのがＮＧってことなんでしょうかねぇ？

まぁ、シミュレーションは、VHDLの動作内容だけ確認できればいいのでQuartus2で代替しても良いんですが、ピン毎の遅延など考え始めるとやっぱりデバイスにフィットさせてからシミュレーションが見たいですねぇ。

xilinx-iseをもう一回上書きインストールしてみたら、いくつか細かくリビジョンアップしてた（？）のか、幾つかのソフトが上書きインストールされてました。

動かしてみたら、なんかちょっとだけ動作が変わっているような…。
でも相変わらず思ったようにシミュレーションが動いてないのですが…。

なにかエラーメッセージが出たり、急に異常終了しちゃったり。なんだぁなぁ…xilinx…　私とは相性がよくないみたいです。（異常終了は無いよなぁ…）

ナヒタフさんの↓
http://www.nahitech.com/nahitafu/fpgavhdl/mxe/mxe1.html
こことか読んで、もう一回頭から練習してみます。
 
コメントを投稿する
 
名前
タイトル
URL
コメント
コメント利用規約に同意の上コメント投稿を行ってください。
数字4桁を入力し、投稿ボタンを押してください。