CMOSICレイアウト設計検収に合格!

2005-10-21 | CMOS
回路設計に責任のあるアナログICのレイアウト設計が完了、本日受託先からの検収合格のFAXをいただけた。
若手エンジニアのレイアウトの腕が光った。
かれは、なんと予告どおり自分のペースで完成させたのだ。
あとは、試作後の評価、量産立ち上げを効率的に推進するのみ。
入念にレイアウトチェックをしたので、変な動きがあれば回路設計の責任だ。
今回は3年(+6年8ヶ月)の設計経験を反映させた自信作だ。それなりの結果につながればいいと思う。

最新の画像もっと見る

2 コメント

コメント日が  古い順  |   新しい順
合格とあったものの・・・ (Halu)
2005-10-22 06:26:43
満足度には可だけだった。

レイアウト設計だけなら、優をつけて欲しかった;私なら少なくとも良。

そりゃ、モデルフィットにあたふたしたり、回路図面の登録方法に技術的非対称性があるまま、どうにか設計しています。

でも、レイアウトだけなら、早いし、効率的に、緊急の納期短縮にも対応した。



現実には技術の非対称性というものは解決すればさらに満足度向上!

レイアウト設計時のコミュニケーション力アップでさらに満足度向上!

回路設計のIPを有効利用し、さらに効率的なシミュレーションを実施してさらに満足度向上の余地があることは言える。



今後は特に、コミュニケーション力をアップしたい。
返信する
12月量産開始の発表 (HALU)
2005-10-22 06:37:57
因みに、新春に受託設計した会社のデバイスは無事量産化へと進んだ。ホームページに公開されていた。

このときは、必要な情報のコミュニケーションがレイアウト設計時に、担当者と上長をふくめて比較的よくできていた。



今回は、私がレイアウト設計の経験がわずかしかないことと、担当者の割り振りが最終的にやや遅れたことがコミュニケーション力の低下につながった。ある意味私自身のコミュニケーション力のなさ全般も反映しているということは、自分自身で十分認識している。





技術力の中にはコミュニケーション力も含まれる。高度になるほど、コミュニケーション力が決め手のようにも思う。



責任分担と自己認識のすり合わせがうまくできないことには始まらない。
返信する

コメントを投稿

ブログ作成者から承認されるまでコメントは反映されません。