最新のもので、一番気に入っているのが、
私の特許出願PDFなど
JPA_2007288419 です。
（図５のシュミットトリガインバータが前のインバータと入れ替わっているのは、大手の担当弁理士さんがMOS回路を良く知っていなくてか、私の回路図を正確に写し取ってくれなかったためです！（故意にですかね？！）余りにも稚拙な間違いなので出願を急いだので、訂正を要求しませんでした。
定数をD=1になるように計算機実験すると、本当に発振周波数がウエハ内部でほとんどばらつかなくなります！！CMOSというものはこのように使うのか！と、感動した経験で、一生忘れられない回路設計でした。
カウンターに使う発振回路を低消費電力にすると、どうしてもばらついて、歩留まりを落とし困っていました。
そこで、雪辱しようと、大手と共同開発時に、しばらく考えて、スターバックスで気が付き、ノートで定式化し証明し、パソコンでシミュレーションするとばっちり。製品が出てくるまえにわくわくしました。
サブミクロン領域のCMOSで速度飽和現象等が生じるプロセスで、これを使うと、
歩留まり向上間違いなしです（抵抗素子とポリキャパシタがばらつきが非常に小さいプロセス程効果が良くわかる）
JPA_2007279957 こちらも、面白い。
マイクロアンペア以下の低消費にすると、コンパレータ等が動きが遅くなるしかないですが、このような回路をつけると、アブラプトな（急峻な）入力や電源の変化があった時も、電流源をブーストして、高速反応してくれます！
これは、レギュレータの起動時に、出力MOSのゲートをONできず、オーバーシュートする状況で同じようにパラレルループでゲートを急いでONし、これを抑える為にも利用できるものですが、誰もこれまでレギュレーターには使っていません。
使えると思うのにね、特にVDD1.2V程度に小さいときに・・・・
私の特許出願PDFなど
JPA_2007288419 です。
（図５のシュミットトリガインバータが前のインバータと入れ替わっているのは、大手の担当弁理士さんがMOS回路を良く知っていなくてか、私の回路図を正確に写し取ってくれなかったためです！（故意にですかね？！）余りにも稚拙な間違いなので出願を急いだので、訂正を要求しませんでした。
定数をD=1になるように計算機実験すると、本当に発振周波数がウエハ内部でほとんどばらつかなくなります！！CMOSというものはこのように使うのか！と、感動した経験で、一生忘れられない回路設計でした。
カウンターに使う発振回路を低消費電力にすると、どうしてもばらついて、歩留まりを落とし困っていました。
そこで、雪辱しようと、大手と共同開発時に、しばらく考えて、スターバックスで気が付き、ノートで定式化し証明し、パソコンでシミュレーションするとばっちり。製品が出てくるまえにわくわくしました。
サブミクロン領域のCMOSで速度飽和現象等が生じるプロセスで、これを使うと、
歩留まり向上間違いなしです（抵抗素子とポリキャパシタがばらつきが非常に小さいプロセス程効果が良くわかる）
JPA_2007279957 こちらも、面白い。
マイクロアンペア以下の低消費にすると、コンパレータ等が動きが遅くなるしかないですが、このような回路をつけると、アブラプトな（急峻な）入力や電源の変化があった時も、電流源をブーストして、高速反応してくれます！
これは、レギュレータの起動時に、出力MOSのゲートをONできず、オーバーシュートする状況で同じようにパラレルループでゲートを急いでONし、これを抑える為にも利用できるものですが、誰もこれまでレギュレーターには使っていません。
使えると思うのにね、特にVDD1.2V程度に小さいときに・・・・
