既に利用可能になってしまった??特許2件

画像の回路の左部分のPMOS2個とキャパシタだけで、スタートアップ回路。。。。
私の発明提案したのとほぼ同じ。

私のスタートアップ回路出願特許特許庁の電子図書館の公報テキスト検索などで検索してPDFで参照できます。

これです！
図.1の左がブースト回路！
右がスタートアップ回路！

これを、
私が出願したのは少し前で、この抵抗用PMOSのゲートは、電流源のミラーゲートに接続し、
起動するまでは高抵抗となるようにして、時定数を増しています。
また、電源が急低下後にキャパシタの電荷が抜けず、悪さをしないよう、ディスチャージするPMOSも補ってあるものです。

これは2007年10月に公開されたので、無効かな？　もしかするとでも、審査請求しているかもしれません。


画像の回路は、この本のあるページにあります。


なおかつ、スタート時に働く部分だけでなく、ディテクタなどの検出対象電圧が急低下したときに、電流源をブーストする回路がセットにしてあります。
これは、チップイネーヴル信号をVddから置き換えると、起動時のアンプのスピードを高速化する電流源ブーストにも利用でき、最近はこの手のブーストを利用している特許を見かけましたね。。。みんな考えることは同じだ。

私の発振回路の特許

2007年11月に公開された発振回路のこの特許も、審査請求しているかもしれません。

こちらのリンクは回路図が付いています。

シュミットトリガゲートの位置がおかしいのですが、弁理士さんが間違えて書いてしまったままです。。。。

プロセスVthのばらつきの影響を殆ど全く受けないので、
高精度の遅延カウンター用に使いました。
電流源をひとつにまとめ、シュミットトリガインバータでチャタリングを防止し、
もっと電流を増やせば、標準Vth標準耐圧プロセスでは、
周波数：数10MHｚくらいまでは大丈夫と思います。