とりあえず、
本年ど夏は、東大入試プレも、東大入試実戦も、
いずれも、物理の【２】の電磁気のジャンルは、当然普段何も勉強しないけど、
まともな答案がかけて ２０点（満点）でした。
問題別の平均点は、プレは6.9点だけど、実戦は5.8点（3問中最低平均点）
特に難易度に影響されません！常にそうだといいんだけど・・・
今年後二回【２】の満点は維持しなくちゃ・・・と思う一方で、
できれば、私が苦手な出題で在ってほしい。
その方が次に向上するネタになるので。
失敗は他のジャンルでは多発・・・・どこだったっけ！？またやるな・・・ペーパーテストの生物や力学等では・・・・いやだ！勉強したいな！
ところで、
仕事においては、
決して忘れはしない、幾つかの失敗はある。
・テスト基板の子ボード作成時の数十本の半田付け配線の間違い
一箇所間違ってて、デバッグすると動かない、先輩がやってきてチェックすると、配線が違っていたことが発覚！（親父の困ったような顔で睨まれた）こっぱずかしくて、二度としないと誓った。
・ノイズ対策のシュミットとリガの入れ忘れ
周りの先輩エンジニアに、ハイインピーダンスの500nAの消費電流で動かすＩＣなので、こんな構成でもノイズにやられたりしないか？シミュレーションでは問題ないのはあたりまえだし・・・と、聞いたら、ＤＲの後で、大丈夫じゃないの！？って言われ、それを信じてそのままつくった。そしたら、ちゃんとカウンターが動かない。たぶんノイズ起因だから実装すれば大丈夫とか話を聞いて、いいわけかましていたけど、かなり時間かけて、それが明確にノイズのためであるとわかった。
最終的に、シュミットトリガゲートにするとすっかり症状が治った。
・最終的に使うまえの先輩の回路修正を鵜呑みに
部長で来ていた先輩が、こうするとシュミットにしなくても治るといわれ、
シミュレーション結果を見せてもらい、即採用してしまった。
すると、0.3uAであるはずが、10uA以上流れているモードが出た！
先輩の回路は全ての制御論理入力に対応していないものだった。
それで、結局最終的にシュミットトリガに変えたら、上手くいった。
・深夜寝不足でＩＣレイアウト設計中、電源ＧＮＤ配線系統をいじり、Ｖｄｄ／Ｖｓｓを逆につないで気づかなかった。
データを納品する直前に、Ｓｕｂコンタクト、Ｗｅｌｌコンタクトを増やして欲しいという要望に答え、ノイズ対策として拡散層にＶｄｄやＶｓｓをメタル配線を伸ばし、給電していくレイアウトをしていた。レンタルのツールには当時二種類あり、初めお試しで使っていた方は、既に完成した製品データを使ってテストしますといっていた。それでＶｓｓ－Ｖｄｄショートがでたので問い合わせたら、ルールを直したといって送られたものではエラーがなくなった。それで納品した・・・（納品先でも検証すると言っていたので）
ところが、そのまま試作され、Ｖｄｄ－Ｖｓｓ間に抵抗が並列についてしまった！（温度係数を調べるとＷｅｌｌのだ・・・）
他方の、後日レンタル→購入したツールはレンタル時でも製品設計に使っていいと明言していただいており、はじめからそっちなら誤解がなかったのだが、あの設計の時には、この担当営業さんに出会っていなかった。
時にはこういった不幸に遭遇する。
根本対策は、
目視でわかるエラーがないようにレイアウトする確率を
１００％に近づけることだ！
１．配置配線は単純な行為だが、集中して常に本気であたれ！
場合によっては、本気で、自動配置配線ツールを導入せよ！
２．先輩が大丈夫といっても、これいいよといっても、自分で納得するまで確認をおこたるな！
３．お買い物は正直に！”お試しだけど製品設計に使って評価します”と明言する！納品は別の正式ツールを通すなどすることもしっかり確認する！
４．ＧＮＤ、Ｖｄｄは、回路ブロック最寄に、テキストでいずれなのか明示しておくと、絶対良い！！
ということを失敗と共に覚えていて決して忘れません。
後はちょっと高級だけど・・・
実際のクレームはなかったけど、コスト時間優先の設計製作のため、特性改善余地をなくしたこと
・3.3Ｖ出力のＦＰＧＡの信号を５Ｖ電源駆動のＤＡで受けるしかなかった？
特定範囲周波数での変換は問題なくできるし、VddをＦＰＧＡで少し持ち上げ、ＡＤで4.5Ｖとかに落とせばまだ速まる。しかし、途中にレベルシフタを入れたらもっと適用範囲は広がる（より高周波数で変換できる）。
実装が決定したそれぞれのＩＣは文句ない特性だから変えたくない・・・
そんなときでも、
５．後一歩先に、代替案を想定する！！
正常にファンクションさせて納品するだけで心が一杯で、その余裕がなかった。
今度からは、
プロジェクト人員間で上手く議論してもっといいものができるようにしたい。
本年ど夏は、東大入試プレも、東大入試実戦も、
いずれも、物理の【２】の電磁気のジャンルは、当然普段何も勉強しないけど、
まともな答案がかけて ２０点（満点）でした。
問題別の平均点は、プレは6.9点だけど、実戦は5.8点（3問中最低平均点）
特に難易度に影響されません！常にそうだといいんだけど・・・
今年後二回【２】の満点は維持しなくちゃ・・・と思う一方で、
できれば、私が苦手な出題で在ってほしい。
その方が次に向上するネタになるので。
失敗は他のジャンルでは多発・・・・どこだったっけ！？またやるな・・・ペーパーテストの生物や力学等では・・・・いやだ！勉強したいな！
ところで、
仕事においては、
決して忘れはしない、幾つかの失敗はある。
・テスト基板の子ボード作成時の数十本の半田付け配線の間違い
一箇所間違ってて、デバッグすると動かない、先輩がやってきてチェックすると、配線が違っていたことが発覚！（親父の困ったような顔で睨まれた）こっぱずかしくて、二度としないと誓った。
・ノイズ対策のシュミットとリガの入れ忘れ
周りの先輩エンジニアに、ハイインピーダンスの500nAの消費電流で動かすＩＣなので、こんな構成でもノイズにやられたりしないか？シミュレーションでは問題ないのはあたりまえだし・・・と、聞いたら、ＤＲの後で、大丈夫じゃないの！？って言われ、それを信じてそのままつくった。そしたら、ちゃんとカウンターが動かない。たぶんノイズ起因だから実装すれば大丈夫とか話を聞いて、いいわけかましていたけど、かなり時間かけて、それが明確にノイズのためであるとわかった。
最終的に、シュミットトリガゲートにするとすっかり症状が治った。
・最終的に使うまえの先輩の回路修正を鵜呑みに
部長で来ていた先輩が、こうするとシュミットにしなくても治るといわれ、
シミュレーション結果を見せてもらい、即採用してしまった。
すると、0.3uAであるはずが、10uA以上流れているモードが出た！
先輩の回路は全ての制御論理入力に対応していないものだった。
それで、結局最終的にシュミットトリガに変えたら、上手くいった。
・深夜寝不足でＩＣレイアウト設計中、電源ＧＮＤ配線系統をいじり、Ｖｄｄ／Ｖｓｓを逆につないで気づかなかった。
データを納品する直前に、Ｓｕｂコンタクト、Ｗｅｌｌコンタクトを増やして欲しいという要望に答え、ノイズ対策として拡散層にＶｄｄやＶｓｓをメタル配線を伸ばし、給電していくレイアウトをしていた。レンタルのツールには当時二種類あり、初めお試しで使っていた方は、既に完成した製品データを使ってテストしますといっていた。それでＶｓｓ－Ｖｄｄショートがでたので問い合わせたら、ルールを直したといって送られたものではエラーがなくなった。それで納品した・・・（納品先でも検証すると言っていたので）
ところが、そのまま試作され、Ｖｄｄ－Ｖｓｓ間に抵抗が並列についてしまった！（温度係数を調べるとＷｅｌｌのだ・・・）
他方の、後日レンタル→購入したツールはレンタル時でも製品設計に使っていいと明言していただいており、はじめからそっちなら誤解がなかったのだが、あの設計の時には、この担当営業さんに出会っていなかった。
時にはこういった不幸に遭遇する。
根本対策は、
目視でわかるエラーがないようにレイアウトする確率を
１００％に近づけることだ！
１．配置配線は単純な行為だが、集中して常に本気であたれ！
場合によっては、本気で、自動配置配線ツールを導入せよ！
２．先輩が大丈夫といっても、これいいよといっても、自分で納得するまで確認をおこたるな！
３．お買い物は正直に！”お試しだけど製品設計に使って評価します”と明言する！納品は別の正式ツールを通すなどすることもしっかり確認する！
４．ＧＮＤ、Ｖｄｄは、回路ブロック最寄に、テキストでいずれなのか明示しておくと、絶対良い！！
ということを失敗と共に覚えていて決して忘れません。
後はちょっと高級だけど・・・
実際のクレームはなかったけど、コスト時間優先の設計製作のため、特性改善余地をなくしたこと
・3.3Ｖ出力のＦＰＧＡの信号を５Ｖ電源駆動のＤＡで受けるしかなかった？
特定範囲周波数での変換は問題なくできるし、VddをＦＰＧＡで少し持ち上げ、ＡＤで4.5Ｖとかに落とせばまだ速まる。しかし、途中にレベルシフタを入れたらもっと適用範囲は広がる（より高周波数で変換できる）。
実装が決定したそれぞれのＩＣは文句ない特性だから変えたくない・・・
そんなときでも、
５．後一歩先に、代替案を想定する！！
正常にファンクションさせて納品するだけで心が一杯で、その余裕がなかった。
今度からは、
プロジェクト人員間で上手く議論してもっといいものができるようにしたい。
