要求仕様の変化に柔軟なアナログ回路設計はありえるだろうか？

例えば、使用するプロセスが変更になると、テクノロジーが同等でも、細かなパラメータが変更されるので、回路シミュレーションはすべて一通りやり直しとなる。
もちろん信頼性上大切なのは実物評価である。しかし、そのままの回路でマスクを作成し、評価後にNGと分かるのは、ロスが大きすぎである為、回路シミュレーションで不具合の可能性を極力なくす必要がある。

プログラムなら、グローバル変数とローカル変数を上手く振り分けたり、カプセル化により、隠蔽性のあるモジュールを作っておけば、全体にわたるフィールドへのアクセスの仕方が変わっても、一部の変更でよいようにできるし、変更部分だけをコンパイルしなおして、テストするだけでよい。
これと同様に、ディジタル回路の場合は、かなりソフトウェア設計化されているので、すべてをシミュレーションする必要が無くなるだろうか？プロセスが変わると遅延時間が変わる、よって、必要なクリティカルパスの検証は全体にわたり必要であるし、詳細な検討も必要であろう。

じつは、組み込みプログラムなら、このディジタル回路設計と同じ手戻りが必要だろう。クロックの発振周期が倍になっても、同じプログラムではまずい。
でも、タイミング変数を上手に定義しておけば、テクノロジーが変更になっても同じプログラムが使用可能であるように設計可能に思える。

ディジタル回路設計でも、あらかじめテクノロジー変数を変えると、どの検証をパスすれば良いかを作りこんでおくことができるだろうか？そろそろ無理な領域だろう、90nmより先は。しかし、ディジタル回路では、標準的なサブumプロセスでは、殆どそのまま置き換え可能であるというメリットを生かし、柔軟に仕様変更に対応する、手戻りの少ない回路設計が可能だ。

一方、アナログ回路ではこれは難しい。動作点のTYP値がシフトすると、ばらついたコーナーでどうなるか分からなくなるので、結局最適化とバラツキ耐性の検証が必要となる。回路内の多くのトランジスタが飽和してしまったり、NMOSやPMOSが線形領域に落ち込んだりするのでは、製品として使えなくなることがあるためだ。

アナログ回路では、テクノロジーが変わると場合によっては、回路のトポロジー自体も変更する必要も発生する。例えば、デプレッションMOSが使えなくなる時、モジュールとしての耐圧を部分的に増やす必要が発生しその結果Vthが高くなりすぎる時、などが想像される。

アナログ回路で、アジャイルな手法により、ビジネスを進めるのは非常に難しい、というか、普通には無理であろう。