超低歪探求no178

2012-05-20 10:24:40 | インポート
組み込んで初データです
図132
.100KHz専用というわけではないので
　一応1KHzのデータも採取
　①と②はブレッドボード試作中のデータ　　
　本機は3voutのoscのブースター目的
　で3vrms以下はosc直だしの方が
　１桁歪は小さいので小レベル部分は
　主眼ではありません.高域ftが充分高い
　のでノイズにの影響の無い10Vでよく一致
　している、低レベルに従ってノイズの差が
　スタック式の利点出ている。歪は１０１倍に
　なるがノイズもdcオフセットも40～50倍に増大
　している。（歪との２倍差がスタックメリット）
　10vrmsに0.0001％があと一歩
　手が届いていませんが
　これは一歩目なので....
　図の下部に1KHzが―140dB以下に
　繋がっていますが画面の上下アンバランス　なのでトリミングして次に...
　③データ時のー3dBは1419KHz,スタックを解除してスタック回路定数R3を削除した>>
ノーマル状態のー3dBは3434KHz 。
雑音出力電圧はスタック840uVrms（入両端600Ωシャント）：ノーマル18.5uVrms

因みにopamp単独の20dB利得のスタック接続時AD797では上記の1/10、opa211
で100KHzそこそこで100KHz入力のスタック式測定には2ndすら帯域外でNG

図133　　
後日の頁に移動しました
100KHz主眼ですが1KHzもほぼ無歪領域、スペアナ解析すれば低レベル域は直線的
に下降していく．．．．．．はず