素子分離膜

半導体の素子分離「膜」という表現がピンと来なかったが、面状の膜ではなくて、溝内に残った膜「部分」だと分かった。

「表面を研磨し余分なシリコン酸化膜を除去し、溝の中だけにシリコン酸化膜を残します。」

USJC（ユナイテッド・セミコンダクター・ジャパン株式会社）、FEOL（Front End of Line：基板工程、半導体製造前工程の前半）
1. 素子分離

半導体ができるまで

JP4209206（富士通マイクロエレクトロニクス）

【００２６】
まず、ｐ型シリコン基板１０に、例えばＳＴＩ法により、素子領域を画定する素子分離膜１２を形成する。なお、図３乃至図６は、図２の断面に相当する工程断面図であり、中央の素子分離膜１２により画定された図面右側の素子領域にＮ型トランジスタ形成領域を、図面左側の素子領域にＰ型トランジスタ形成領域を記載している。