WO2019079650
(Ab)
A system includes an amplification circuit and offset calibration circuit.
システムが、増幅回路とオフセット校正回路とを備えている。
The amplification circuit includes a modulation circuit operable to modulate a received signal, an amplifier operable to amplify the modulated signal, and a modulation circuit operable to demodulate the amplified signal.
前記増幅回路は、受け取った信号を変調するように動作可能な変調回路と、変調後の信号を増幅するように動作可能な増幅器と、増幅後の信号を変調するように動作可能な変調回路とを備えている。
The offset calibration circuit includes a logic circuit operable to set a control signal and adjust the control signal based on an output of the amplification circuit,where the output is based on the demodulated signal, and
オフセット校正回路は、制御信号を設定し、変調後の信号に基づく前記増幅回路の出力に基づいて前記制御信号を調節するように動作可能な論理回路と、
a compensation signal generator operable to generate a compensation signal based on the control signal to compensate for an offset associated with the amplification circuit, and apply the compensation signal on the amplification circuit to adjust the output of the amplification circuit.
前記増幅回路に関連するオフセットを補償するように前記制御信号に基づいて補償信号を生成し、前記補償信号を前記増幅回路に印加して前記増幅回路の出力を調節するように動作可能な補償信号ジェネレータとを備えている。
The offset calibration circuit in conjunction with(*連携、連動)the application circuit reduces flicker, offset, and offset drift, and also suppresses the upmodulate ripple due to chopping.
前記オフセット校正回路は、前記応用回路と相まってフリッカ、オフセット及びオフセットドリフトを低減し、また、チョッピングに起因するアップモジュレートリップルを抑制する。
WO2016025177
(Ab)
A RF amplifier circuit including a plurality of FET devices, where a source terminal of an FET device is electrically coupled to the drain terminal of another FET device.
複数のFETデバイスを含むRF増幅回路が提供され、FETデバイスのソース端子は別のFETデバイスのドレイン端子に電気的に結合される。
The circuit further includes a voltage divider network and a plurality of operational amplifiers, where a separate one of the operational amplifiers is provided for each FET device.
当該回路はまた、分圧器ネットワークおよび複数の演算増幅器を含み、複数の演算増幅器の内別個の1つがFETデバイスごとに設けられる。
Each operational amplifier includes a positive input terminal, a negative input terminal and an output terminal,
各演算増幅器は、正入力端子、負入力端子および出力端子を含む。
where the output terminal for a particular operational amplifier is electrically coupled to a gate terminal of a particular FET device,
特定の演算増幅器の出力端子は、特定のFETデバイスのゲート端子に電気的に結合され、
the negative input terminal of each operational amplifier is electrically coupled to the source terminal of the particular FET device
各演算増幅器の負入力端子は特定のFETデバイスのソース端子に電気的に結合され、
and the positive input terminal of each operational amplifier is electrically coupled to the voltage divider network.
また、各演算増幅器の正入力端子は分圧器ネットワークに電気的に結合される。
A source resistor is electrically coupled to the source terminal of a bottom FET device in the stack.
ソース抵抗はスタックのボトムFETデバイスのソース端子に電気的に結合される。
EP2005577
[0033] PA 8 includes a first stage (referred to here as a "driver stage") 105, an inter-stage matching network 106, an analog multiplexer circuit 107, a second stage, and an output summing network 108.
【0021】
PA8は、第1のステージ(ここでは「ドライバステージ(“driver stage”)」と呼ばれる)105、段間マッチングネットワーク(inter-stage matching network)106、アナログマルチプレクサ回路107、第2のステージ、および出力加算ネットワーク(output summing network)108、を含んでいる。
The second stage includes a first Class B3 amplifier circuit 109 and a second Class AB amplifier circuit 110.
第2のステージは、第1のAB級増幅回路109および第2のAB級増幅回路110を含んでいる。
(The analog multiplexer circuit 107 is actually a demultiplexer, but it is referred to here as a multiplexer.)
(アナログマルチプレクサ回路107は実際にはデマルチプレクサであるが、それはここではマルチプレクサと呼ばれる。)
EP2887551
[0009] One or more of the clock signal phases used by an amplification circuit may not be located physically near to the amplification circuit.
【0011】
増幅回路により使用される1個以上のクロック信号位相は、当該増幅回路に物理的に近接して配置しなくてもよい。
For example, a multiphase oscillator can be implemented using differential signaling,
例えば、多相振動子は差動信号伝達(differential signaling)を用いて実施でき、
and thus clock signals having phases of about 0 degrees (°) and about 180° may be physically colocated with the amplification circuit.
そのため約0度(゜)および約180゜の位相を有する両クロック信号を増幅回路により物理的に共通配置(colocated)させてもよい。
However, other clock signals of relatively wide angular distance relative to the clock signals having phases of about 0° and about 180°, such as quadrature clock signals, can be physically distant from the amplification circuit.
しかし、約0゜および約180゜の位相を有するクロック信号に比べて比較的広い角度距離の、直角位相のクロック信号等の、別のクロック信号を増幅回路から物理的に離間できる。
WO2015026573
(Ab)
A circuit, a method and an apparatus, are described.
システム、方法および装置が説明される。
A radio frequency, RF, signal received from a transmission line (606) is provided to the source(*初出で定冠詞)of a transistor (624a) in a common-gate amplification circuit (624).
伝送ライン606から受信された無線周波数(RF)信号が、共通ゲート増幅回路624内のトランジスタ624aのソースに提供される。
A series resonance (632, 634) connected to the source provides a low impedance path to ground for interfering RF components in the RF signal.
ソースに接続される直列共振632、634は、RF信号内の干渉RF成分に対する接地への低インピーダンス経路を提供する。
The series resonance (632, 634) is tuned to provide a high impedance to a band of frequencies centered on a frequency of interest and to shunt interfering RF components outside the band of frequencies centered on the frequency of interest.
直列共振632、634は、対象周波数を中心にした周波数帯域に高いインピーダンスを提供し、対象周波数を中心にした周波数帯域外の干渉RF成分を分路するように同調される。
The interfering RF components may include a harmonic of the frequency of interest.
干渉RF成分は、対象周波数の高調波を含むことができる。
【0037】
[0043]図6は、複数の共振フィルタ614、636および630を利用する受信チェーンを示す概略的な回路図600を示す。
2.5GHzキャリア上で搬送されるバンドB41内の対象RF信号が入力ポート612において受信され、低雑音増幅器616に提供される。
並列共振回路614が、増幅器616のソースに設けられ得る。
並列共振回路614は、干渉する可能性がある高い周波数が伝送ライン606を横断するのを阻止することができるローパスフィルタとして動作する。
増幅器616の出力は、伝送ライン606を介してLNA624に送信される。
抵抗622のようなインピーダンスが、伝送ライン606の特性インピーダンスと整合させるために設けられ得る。
前記共振回路は、前記共通ゲート増幅回路内のトランジスタのソースに結合され、インダクタンスと直列に接続されるキャパシタンスを備える、 請求項27に記載の受信機。
According to certain example embodiments, the present disclosure is directed to touch-sensitive apparatuses of the type that includes a touch surface circuit configured to facilitate a change in a coupling capacitance in response to a capacitance-altering touch.
【0020】
特定の例の実施形態によれば、本開示は、静電容量が変化するタッチに反応して、結合容量の変化を促進するように構成されるタッチ面回路を含む種類のタッチセンス装置に関する。
装置は、上部信号レベルに向かう正方向の遷移と、下部信号レベルに向かう負方向の遷移とを特徴付けるための過渡部を有する応答信号を提供するセンス回路を含む。
次いで、増幅回路は、時間変化する入力パラメータに応答して、信号を増幅し、処理するのに使用される。
それによって、奇数次及び/又は偶数次高調波の形態などの、RF干渉を抑制し、タッチ面における静電容量が変化するタッチの位置を決定するための、ノイズフィルタ処理された出力を提供する。