2024年6月17日のブログ記事一覧(2ページ目)-Renaissancejapan

勉強と脳力のためのバロック音楽。バロック・クラシック音楽のベスト |バッハ |ヴィヴァルディ | #28

2024-06-17 20:05:24 | 音楽全般・ダンス・映画・アニメ、オペラ、クラシック、POP、

勉強と脳力のためのバロック音楽。バロック・クラシック音楽のベスト |バッハ |ヴィヴァルディ | #28

https://www.youtube.com/watch?v=bda1zQkWIN8

NTTのIOWN、光が変える世界　生成AI時代の通信見据え　　RJ人気記事

2024-06-17 14:59:06 | 自己紹介・人気記事

NTTが開発中の光技術を使った次世代通信基盤「IOWN（アイオン）」が注目を集めている。

既存インフラに比べて通信の速度と容量を向上し、消費電力は抑える。膨大なデータ処理と電力が必要な生成AI（人工知能）時代の新たなインフラとして普及する可能性がある。

注:NTTへの取材を基に作成

IOWNは「Innovative Optical and Wireless Network（イノベーティブ・オプティカル・アンド・ワイヤレス・ネットワーク）」の頭文字をつなげた略称だ。

革新的な光と無線のネットワークという意味を持つ。

NTTが構想を発表したのは2019年。この5年間で研究から段階的に実用化を進めてきた。23年3月には通信の遅延時間を200分の1に縮めることに成功。

伝送容量は28年度に125倍を目指す。消費電力は25年度に10分の1、32年度に100分の1まで減らせる見通しだ。

カギを握るのが電子処理を光に置き換える「光電融合」と呼ばれる技術だ。

光を通信だけでなく、データ処理にも使う。半導体内部に組み込むと、集積する半導体チップや基板の処理を光に置き換え、大幅に消費電力を減らせる。

NTTは国際標準化に力を入れ、30年ごろに普及が見込まれる次世代通信規格「6G」のネットワークでの活用を見込む。

幅広い場面で実用化が進めば、例えばスマートフォンの充電が1年に1回で済むなど、社会を大きく変える可能性がある。

出所:科学技術振興機構（2021年）

高度な生成AIなどが日常生活に急速に浸透し、データ量と電力消費の増加が不可避になっている。

大規模言語モデルの1回あたりの学習に必要な電力は約1300メガワット時で、原子力発電所1基分（1000メガワット時）を上回るとの試算もある。

データ量の増加と消費電力の削減という社会課題を同時に解消できる手段として、IOWNに期待が高まっている。

いつ生まれたの？

NTTが2019年4月、英科学誌「ネイチャーフォトニクス」のオンライン版で基礎技術について公表した。当時日本企業は5Gで海外勢に後れを取っており、6Gでの主導権を狙った。

信号処理に光を使い世界最小のエネルギーで動く「光トランジスタ」などの開発を打ち出した。1960年代から取り組んできた光技術の研究開発の集大成と位置づける。

世界展開は？

携帯電話のインターネット接続サービス「iモード」では自社の技術を広めることにこだわり、海外普及に失敗した。この教訓を踏まえ、IOWNでは実用化の前段階から海外勢を含めた仲間作りに注力した。

ソニーグループや米インテルと技術仕様などを話し合う国際団体を20年に立ち上げ、拠点は米国に置く。参加企業は140企業・団体に広がった。

課題は？

消費電力100分の1を実現するには「光半導体」の開発が不可欠になる。半導体の内部まで電子処理を光に置き換える必要があるためだ。

日本政府は約450億円を拠出し、NTTは米インテルや韓国半導体大手のSKハイニックスから生産技術の助言を受ける。今後は量産を視野に、設計や製造など様々な企業とネットワークを築く必要がある。

（宮嶋梓帆、グラフィックス　渡辺健太郎、デザイン制作協力　タイドデザイン）

【関連記事】

日経記事2024.05.20より引用

★Renaissancejapanの自己紹介記事一覧
https://blog.goo.ne.jp/admin/entries?ymd=&category_id=863afcc284ad7e9435b8d005d847a1ec#block1

ラピダスが目指す2nm世代のGAAって何？半導体微細化10の疑問　　RJ人気記事

2024-06-17 13:50:54 | 自己紹介・人気記事

Rapidus（ラピダス）が2027年の量産開始に向けて製造を目指すのが、GAA（Gate All Around）という先端技術を使った2nm世代プロセスのロジック半導体である^注1）。

GAA構造の量産に行きつける企業は、世界でも限られている。詳細を、トランジスタの基礎から順に追っていこう。

注1）「2nm」のような長さは当初回路幅を指していたものの、微細化が加速するにつれて世代名を表す程度の意味しか持たなくなっている。

Q1：そもそもトランジスタはどう機能する？

Q2：何で集積化・微細化するの？

Q3：半導体チップはどんな構造？

Q4：半導体チップはどう作る？

Q5：EUV露光装置って何？

Q6：従来のプレーナFETは何が課題だった？

Q7：FinFETとは？どんなメリットがある？

Q8：日本がFinFETを量産できなかった技術的な難しさとは？

Q9：GAA構造とは？どんなメリットがある？

Q10：最先端のGAA構造はなぜ製造が難しい？

Q1 そもそもトランジスタはどう機能する？

　ロジック半導体（IC）チップは入力された「0」または「1」の信号を演算することで動作する。この0または1の演算の根本にあるのがトランジスタである。トランジスタは簡単に言えばスイッチだ。このスイッチを何段にも組み合わせることによって複雑な演算を行っている。

　ロジック半導体で使われている「MOSFET（Metal-Oxide-Semiconductor Field Effect Transistor、金属酸化膜半導体電界効果トランジスタ）」と呼ばれるタイプのトランジスタを例にとろう（図1）。

図1　MOSFETの一種である「プレーナFET」の構造

ゲート電圧を印加すると、ソースからチャネルを通りドレインに電荷が移動する
（出所：日経クロステックが作製）

「ゲート（G）」と呼ばれる部分に、ある閾（しきい）値以上の電圧を与えるか、与えないかによって、「ソース（S）」と「ドレイン（D）」という部分に電流が流れる。

このゲートに電圧を印加するかどうかでドレイン－ソース間の電流をオン/オフできることがスイッチとなっているわけだ。

Q2 何で集積化・微細化するの？

　半導体チップに含まれるトランジスタの数は膨大である。例えば、米Apple（アップル）の「iPhone 14 Pro Max」に搭載されているSoC（System on a Chip）^†「A16 Bionic」には、約160億個のトランジスタを内蔵するとされる。

回路幅は、肉眼で見えないウイルスよりもさらに小さい。

^†SoC（System on a Chip）＝集積回路のチップ上にプロセッサーコアやグラフィックス処理回路、メモリー、入出力（I/O）回路などさまざまな機能を集積したシステム。

では、なぜこのように微細化を進めるのか。
理由は主に4つ。

（1）コスト削減、
（2）低消費電力、
（3）動作速度向上、
（4）高機能化─である。

（1）として、トランジスタの製造コストを削減できる。1枚のウエハーに含まれるトランジスタが増えれば増えるほど、トランジスタ1個あたりの製造コストが下がる。

（2）（3）は、トランジスタが小さくなれば（正確にはゲート長が短くなれ）、オン/オフに必要とされる電子の個数および移動距離が小さくなるためである。小さな電力かつ素早い移動によって低消費電力、高速にできる。

（4）の高機能化は、微細化によりトランジスタを大量に配置し、これまで複数のチップで実現していた機能を1つのチップで実現できる。1つのチップ内に複数機能を盛り込めれば、（2）と（3）の理由によって、機能間の通信を高速化できるとともに、省電力化できる。

Q3 半導体チップはどんな構造？

図2に示すのは、米Intel（インテル）が2017年に発表した10nm世代プロセス半導体チップの断面図である。

最下部付近（FE部分）にFinFETのトランジスタが配置されている。下部はトランジスタ工程（Front End Of Line、FEOL）、上部は配線工程（Back End Of Line、BEOL）と呼ばれる。

図2　Intelが発表した10nm世代プロセス半導体チップの断面

FinFETを採用している。FE（Front End）層にトランジスタを内蔵する。図が示すのは、ほとんどが配線工程（BEOL）である「メタル（M）層」（出所：Intel）

FEOLでは、シリコン（Si）基板上に、トランジスタや絶縁体となる酸化膜（SiO₂）などを形成。BEOLで素子間を金属配線で接続する。

なお、BEOL部分は金属配線の層で構成するため、「メタル（M）層」とも呼ばれる。

　このように金属配線を何層にも積み重ねるのは、論理回路を構成するためのトランジスタ同士を結ぶ配線のほか、チップの外部と信号や電力をやりとりできるレベルに配線の幅を拡大するという意味もある。

Q4 半導体チップはどう作る？

　半導体製造はFEOLやBEOLで構成する前工程と、組み立てや検査などを担う後工程から成る。

　前工程では、

（1）洗浄、
（2）成膜、
（3）露光、
（4）現像、
（5）エッチングといった工程の繰り返しを行っている。

　まず、両面鏡面研磨のシリコン（Si）ウエハーを用意する。

次に、

（1）洗浄装置を使ってウエハーを洗浄。
（2）絶縁膜となるSiO₂膜などを成長させながら積み上げていく。
（3）ウエハー表面に感光性樹脂（フォトレジスト）を塗布し、レーザー光を照　　
　　射。回路を焼き付けるパターン原版となるフォトマスクを光が通り、ウエ
ハー上に転写される（露光）。
（4）レジストの露光部分は薬液で溶かす。
（5）溶けた部分の下にある層を、薬品で溶かしたり、プラズマで削ったりして
回路をつくる。この作業を何度も繰り返すことで、回路が完成する。

BEOLで配線を経た後、後工程に移る。ウエハー上に形成した半導体チップを切断し、1チップずつ切り分ける。チップから信号線や電源線を取り出してパッケージ基板と接続するボンディング（接着）や、これらを樹脂などで封入するパッケージングを経て、IC製品が出来上がる。

Q5 EUV露光装置って何？

　緻密な回路の露光には、より短い波長の光が必要になる。波長が短ければ短いほど、細かな線が描け、結果として半導体性能が向上するからである。この法則は「レイリーの式^†」と呼ばれる。

^†レイリーの式＝波長が短く、レンズ開口数が多いほど解像性能が上がることを示した式。Rをパターンを形成することができる最小寸法（解像性能）、k1をファクター（定数）、λを波長、NAを開口数とすると、R=k1×λ/NAとなる。

EUV（極端紫外線）露光装置は非常に緻密な露光を実現できるため、先端半導体の製造に欠かせない。波長が13.5nmとかなり短いからである。

前世代で現在主流の液浸ArF露光装置と比べると、波長を約10分の1にした。2023年2月時点では、開発を担うのはオランダASMLのみである（図3）。

図3　オランダASMLのEUV露光装置「NXE:3400」の内部

装置の大きさはトラック並み。中央の真空空間で露光を行う（出所：ASMLの資料を日経クロステックが編集）

EUV露光装置を使った露光の過程はこうだ。まず光源では、高速で落下するスズの粒に、2回に分けてレーザーパルスを照射。

スズがプラズマ状態になることで、EUV光が発生する。この工程は「1秒間に最大5万回」（ASML）実施する。

前世代の液浸ArF露光装置では、光をレンズに通して縮小投影し、微細なパターンを形成していた。ところが、EUV光はレンズをほぼ通過しない。そこで、複数のミラー（鏡）で代替している。

　EUV光はミラーに反射しながら、高精細フォトマスクであるレチクルに到達する。レチクルで反射した光は、干渉によって回路パターンを伝達できる。反射鏡を使うことで、レチクルのパターンを4分の1に縮小してウエハーに露光できる。

　なお、装置価格は1台数百億円と高い。納期も長く、ラピダスは同装置を2022年に発注し、「2024年末に導入できる見込み」（同社代表取締役社長の小池淳義氏）と2年以上かかっている。

Q6 従来のプレーナFETは何が課題だった？

微細化が加速するにつれて、トランジスタの構造は変化を続けている。半導体チップを支えてきたのが「プレーナFET」である。

その後、22nmプロセス以降で「FinFET」、最先端の3nm 世代プロセスでGAAナノシートと、技術トレンドはめまぐるしく移り変わっている（図4）。

図4　微細化加速に従ってトランジスタ構造は変化してきた

図左が従来のプレーナFET、図中央が22nmプロセス以降で使われるFinFET、図右が3nm世代プロセス以降で使われるGAAナノシート（出所：日経クロステックが作製）

プレーナFETの課題は、オフ（絶縁時）時にもわずかに電流が漏れる（リーク電流）ことである。従来は無視できる程度だったものの、微細化が進むと急激に大きくなってしまう。「短チャネル^†効果」と呼ばれる現象である（図5）。

^†チャネル＝ソースとドレインの間にあってオン時に電流が流れるエリアのこと。

図5　プレーナFETで生まれたリーク電流の課題

微細化が進み、集積度が上がるとゲート長が短くなったり、酸化膜が薄くなったりしてしまう。オフ時に漏れる電流が無視できなくなるため、よりリーク電流を制御しやすい構造が必要だった（出所：日経クロステックが作製）

リーク電流を抑えるために、プレーナFETに代わる構造が必要となった。そこで、現在の先端半導体で主流となったのがFinFETである。

Q7 FinFETとは？どんなメリットがある？

FinFET構造は、22nmプロセス以降のトランジスタで使われている。finとは英語で魚のヒレを指す。ソース―ドレイン間の電流経路であるチャネルが、ヒレのように突起しているためだ（図6）。

図6　リーク電流を抑えた「FinFET」

チャネル部分を突起状（フィン）にし、ゲートをかぶせることで、ゲートが3方向を囲む構造を実現した。プレーナFETよりリーク電流を抑えられる（出所：日経クロステックが作製）

FinFETをプレーナFETと比べた主な利点は、チャネルを制御する面（方向）の数の違いにある。

プレーナFETは1面のみからチャネルを制御していたため、リーク電流が多かった。そこで、チャネルをゲートに食い込ませることで、3面から囲みリーク電流を抑制できた。

Q8 日本がFinFETを量産できなかった技術的な難しさとは？

FinFET構造は、実は日本企業が初めて作製に成功した技術である。日立製作所が1989年に開発を発表した。

ただ、商用生産にこぎつけたのは約20年後の2011年。その担い手は日本企業でなく、インテルだった。

FinFETの技術的な難しさはフィン部分の構造にある。縦に細長いチャネルを形成するためには、シリコン層をエッチングすることでフィン部分以外を取り除いている。この際に両側面をまっすぐにエッチングすることが難しい。

フィンの周囲には絶縁層やゲートを付加する必要があるが、ここがなめらかでない場合、こうしたものをうまく形成できないという問題もある。

フィンの幅をゲート長よりも短く加工する必要もあるため、プレーナ型より緻密である。構造が3次元的で複雑で、プレナー型に比べて製造にかかる工程も増え、設備も高度になるため、コストがかさむ。

上記のような課題から量産の歩留まりが問題となり、製造につなげにくかった。

Q9 GAA構造とは？どんなメリットがある？

GAAとは、「ゲート全方向（Gate All Around）」という名の通り、ゲートが全方向からチャネルを包み込む構造をしている。

トランジスタとしてはMOSFETのため、そのトランジスタ構造はFinFETという呼び方に準じて「GAA FET」と呼ばれる。

FinFETとの大きな違いは、3面から4面にチャネルの制御面の数を増やしたこと。具体的には、FinFETのチャネルを90°回転し、縦に積層。リーク電流をさらに抑えられるようにした（図7）。

図7　リーク電流をさらに抑えた「GAAナノシート」

GAA FETでは、チャネルの周囲全方向（All Around）をゲートが囲む構造を実現。リーク電流をFinFETよりさらに抑えて高効率を実現している。

なお、酸化（絶縁）膜部分の加工は「Bottom Dielectric Isolation（BDI、底面絶縁膜）」と呼ばれる手法を使う（出所：日経クロステックが作製）

GAAナノシートは、薄く伸ばしたチャネルを縦に複数枚積み重ねたGAA構造である。

「基本的に積層する枚数が多いほど性能は向上する」と東京大学生産技術研究所情報・エレクトロニクス系部門教授の平本俊郎氏は説明する。

なお、GAA FETの量産技術は世界でも萌芽（ほうが）したばかり。韓国Samsung Electronics（サムスン電子）は2022年7月、3nm世代プロセスのGAAナノシートを量産開始したと発表している。

対する台湾TSMC（台湾積体電路製造）は、GAAナノシートの「N2」を2025年に量産開始する見込みで、サムスン電子を追う。

また、インテルも、同社初のGAAトランジスタプロセス「Intel 20A」での生産を2024年上期に、その改良版の「Intel 18A」での生産を2024年下期に開始すると発表している。

Q10 最先端のGAA構造はなぜ製造が難しい？

「GAA FETの製造の難しさは、3次元的に考えなければならない部分が多いこと」。平本氏はこう説明する。

　GAA FETの基本的な製造方法はこうだ。まず、Siとシリコンゲルマニウム（SiGe）を交互に積層した上で、FinFETのような突起型の構造を形成する。SiGeは特殊な溶剤で溶かすことができるため、SiGeをエッチングすればSiのみが残る仕組みである。

　この際、課題になるのがナノシートの下に位置するSi層である。このSiの層がソースとドレインの間に挟まれるために、新たに意図しないチャネルが形成され、電流が漏れて効率低下につながってしまう。

そこで、米IBMなどはこのSi層とナノシートの間に絶縁膜（SiO₂）を形成する技術を発表している。「Bottom Dielectric Isolation（BDI、底面絶縁膜）」と呼ばれる手法である（図8）。

図8　IBMが発表した2nm GAAナノシートの断面

図8　IBMが発表した2nm GAAナノシートの断面

（出所：IBM）

さらに、チャネル周囲にゲートとナノシートとを絶縁するために「サイドウォールスペーサー」が必要になるなど、FinFETと比べても製造はかなり複雑になる。そのため、実用化に2022年まで至らなかった経緯がある^注2）。

注2）サイドウォールスペーサーはゲート―チャネル間の寄生容量（Parasitic Capacitance）を削減するためにつくられる。寄生容量はノイズなどの原因になるからである。なお、サイドウォールスペーサーの材料としては、主にシリコン窒化膜（SiN_x）が使われる。

ラピダスは、この複雑な構造を量産できる手法を確立する必要がある。

出典：日経エレクトロニクス、2023年4月号 pp.42-47

記事は執筆時の情報に基づいており、現在では異なる場合があります。

日経記事2023.03.17より引用

★Renaissancejapanの自己紹介記事一覧
https://blog.goo.ne.jp/admin/entries?ymd=&category_id=863afcc284ad7e9435b8d005d847a1ec#block1

週休3日、欧日で広がる　ドイツ鉄道は「実質賃上げ」

2024-06-17 12:25:05 | 日本の企業・世界の企業、ビジネスマン、技術者・メディア・など

ドイツ鉄道の従業員は将来的に部分的な週休3日制を選択できるようになる=AP

週休3日の働き方が欧州と日本で広がってきた。ドイツでは50社が参加する大規模な実証実験が始まり、ドイツ鉄道は段階的な導入を決めた。

日本でも伊予鉄グループが採用し、日立製作所も制度を整備する。働き方改革の焦点はテレワークから休み方の工夫に移りつつある。

所定労働時間、週35時間に

「労働時間の短縮を望む者にも、多くの賃金を望む者にも応える内容だ」。ドイツ鉄道で働く運転士は満足そうに語る。

ドイツ鉄道は3月下旬、部分的な週休3日が可能となる週35時間労働を2029年までに実施することで、労働組合と妥結した。

運転士など約1万人を対象に、現在の所定労働時間である週38時間を段階的に引き下げる。完全週休3日に相当する週32時間の労使合意には至らなかったが、例えば、隔週などでの週休3日が可能となる。

新合意のポイントは、労働時間が減っても賃金が維持される点だ。段階的に週の最低労働時間を短くして、その都度、従業員らが選択できるようにする方針で、運転士は「より柔軟に働けるようになるだろう」と期待を寄せる。

ドイツ鉄道のストライキで混雑するドイツ南部のミュンヘン中央駅（1月）=AP

ドイツ鉄道は運転士を中心とした熟練技能者の人手不足に陥っている。全国的な路線拡張工事も重なり、電車の遅延が深刻化している。

ドイツ経済研究所は、運休や減便が起こらない水準を維持するには新規に1万人の雇用が必要と試算する。

人が集まらない理由のひとつが、運行計画に合わせて働く不規則な勤務体系にある。

一人ひとりの労働時間が減れば、人手はさらに不足する。ただ、現状が続けば働き手は今後、ますます減ることが想定される。

労働環境の改善や柔軟な働き方をアピールして外部の人材を新たに採用しようと、会社は苦肉の策に踏み切った。

ドイツ鉄道の人事担当役員は「全従業員に一律的な労働時間を求めるのは時代に合わない。（合意内容は）企業の成長機会を得られるとともに、熟練技能者不足という特殊な状況にも対応できる」とする。

半年の実証に50社が参加

ドイツでは2月、約50社が参加して週休3日を6カ月間試行する大規模な実証が始まった。ドイツ鉄道と同様、給与は週休2日と変わらず、全額支給する。

鉄鋼業界でも週休3日が可能となる制度を導入することで、23年末に労働組合と企業が合意した。

イタリアでも、高級スポーツ車のランボルギーニが23年末、工場勤務者に週休3日を適用することを決めた。

新型コロナウイルスの流行以降、労働市場に働き手が戻らず、人手不足が常態化した。少子化も進む中で、いかにして働いてもらうか。焦点となってきたのが週休3日の導入だ。

企業には、従業員の総労働時間が減ることで収益が低下する懸念がある。だが、英国で22年に行われた大規模な実証では、そんな心配を覆す結果が出ている。

参加した約60社の売上高は、週休3日を採用した22年6〜12月に前年同期比1.4%増となり、収益も維持した。時間内に仕事を終わらせるため、休憩を繰り返すといった勤務姿勢が改善されたためとみられる。参加企業の社員約2900人のうち、7割がストレスの軽減を実感し、働き手の満足度も高まったという。週休3日は日本でも、導入事例が見られるようになってきた。

伊予鉄Gは水曜を休日に

伊予鉄道などを運営する伊予鉄グループは23年10月、持ち株会社に週休3日制を導入した。毎週水曜日を休日とし、週40時間労働は変えずに1日の労働時間を伸ばした。

伊予鉄グループは週休3日の導入やオフィス改装を進めて柔軟な働き方を推進する（松山市）

休日を利用して資格を取得する社員もいる。清水一郎社長は「賃金が安くて休みがないというバス・鉄道業界のイメージを根底から覆したい」と話す。将来は、バスや鉄道を運行する子会社にも導入する考えだ。

日立製作所も23年から製造現場を含む国内約3万人を対象に1日あたりの勤務時間の下限時間を撤廃し、週休3日の働き方も選べる環境を整えた。現在、100〜150人が制度を利用する。

JVCケンウッドも24年に同様の制度を導入し「柔軟な働き方を実現する制度を浸透させることで、生産性向上を目指す」とする。

一部の部署で21年に導入したファッション通販のZOZOでは、週休3日の働き方を選ぶ従業員が25〜40%にのぼる。柔軟な働き方が選べるとして新卒やキャリア採用の応募者が増えており、人材確保の点でも利点が大きいという。

日本は「労働時間減らさず」が主流

ただ、欧州のような「労働時間を減らしても賃金は維持」という発想は日本ではない。1日あたりの労働時間を伸ばして総労働時間を変えない方式が主流で、社員が自ら効率的な時間の使い方を模索する作用が働くかどうかは未知数だ。

リクルートワークス研究所の村田弘美グローバルセンター長は「日本で欧州型の週休3日の導入を進めるにはデジタルツールなど最新技術を活用した生産性向上の工夫が欠かせない」と話す。より働きやすい環境を求め、労使の対話を充実させることも重要となる。

（フランクフルト=林英樹、京塚環、矢崎日子）

【関連記事】

日経記事2024.06.17より引用

TDK、全固体電池向け新材料　エネルギー密度100倍

2024-06-17 12:18:24 | エレクトロニクス・自動車・通信・半導体・電子部品・素材産業

TDKは同社が販売する全固体電池向けに新たな材料を開発した

TDKは全固体電池向け新材料を開発した。蓄電容量で重要となる「電解質」に採用することで、蓄電池のエネルギー密度を従来製品に比べて100倍高められた。

スマートウォッチや補聴器など小型機器への搭載を見込んでおり、2025年にもサンプル出荷する。

全固体電池は電解質を液体状から固体状にすることで、液漏れなどのリスクが減り、安全性が高まるとされる。次世代の蓄電池として各社が研究開発を進めている。

TDKは今回、電解質の新材料の開発に成功した。酸化物系の材料で「それ以上は公表していない」（TDK）としている。新たな材料でエネルギー密度が高まることを確かめた。

【関連記事】

日経記事2024.06.17より引用

goo blog お知らせ

	ブログを読むだけ。毎月の訪問日数に応じてポイント進呈
	【コメント募集中】歴代横綱で一番好きな力士は？
	訪問者数に応じてdポイント最大1,000pt当たる！
	dポイントが当たる！無料『毎日くじ』