表面側、裏面側

表面側、裏面側を英訳する際、upper (front) surface side, lower (back) surface sideと、「面」に対応するsurfaceを付ける必要はあるのでしょうか？

 

US11361496
[0222] For example, circuit boards (“sleds”) can be used on which（＊関係代名詞；離れた先行詞；先行詞との距離）components such as CPUs, memory, and other components are placed are designed for increased thermal performance.
【０２１８】
  例えば、ＣＰＵ、メモリ、及び他のコンポーネントなどの各コンポーネントが配置された回路基板（「スレッド」）が用いられてよく、熱性能を高めるように設計されてよい。

Processing components such as the processors may be located on a top side of a sled while near memory, such as DIMMs, are located on a bottom side of the sled. 
プロセッサなどの処理コンポーネントがスレッドの表面側（＊原文に"surface"は無い；「表側」とは訳していない）に配置されてよく、ＤＩＭＭなどのニアメモリがスレッドの裏面側に配置される。

US2017373211
[0045] The cell-to-cell interconnect 440 is configured to extend beyond the light-incident surface and to directly couple the metallic article 400 to a neighboring photovoltaic cell.
【００５７】
  セル間配線４４０は、光入射面を延出し、金属物品４００を隣接する光起電力セルに直接結合するように構成される。

For example, the cell-to-cell interconnect 440 may be coupled to the front side of the photovoltaic cell and the back side of a neighboring photovoltaic cell when the photovoltaic cell and the second photovoltaic cell are adjacent.
たとえば、光起電力セル及び第二光起電力セルが隣接するときに、セル間配線４４０は、光起電力セルの表面側、及び隣接する光起電力セルの裏面側に結合されてもよい。

This enables current（＊無冠詞；具体性、特別な意味を持たせる必要がない）to flow between the metallic article 400 and the second metallic article. 
これは、金属物品４００と第二金属物品との間に電流が流れることを可能にする。

FIG. 6 illustrates a top view of the cell-to-cell interconnect 440 coupled to the front side of one photovoltaic cell and the back side of a neighboring photovoltaic cell.
図６は、いくつかの実施形態に従い、１つの光起電力セルの表面側、及び隣接する光起電力セルの裏面側に結合される、セル間配線４４０の上面図（＊原文に"surface"はない）を示す。

US10717301
[0026] A first roller 1 and a second roller 2 are disposed between a pinning device 8 and an inkjet print head 9 along a web B and a trough 3 and a support roller 6 are disposed between the two rollers 1 , 2 .
【００２０】
  ウェブＢに沿って、ピニング装置８とインクジェット印刷ヘッド９との間に、第１のローラ１および第２のローラ２が配置されており、両方のローラ１，２の間に、シェル３および支持ローラ６が配置されている。

The web B forms a noose or loop S between the two rollers 1 , 2 .
両方のローラ１，２の間で、ウェブＢは、環状部またはループＳを形成する。

The trough 3 is disposed on the same side of the web B as the rollers 1 , 2 , namely on the back side of the web B, i.e. the side that has not been coated by a coating device 10 .
シェル３は、ウェブＢの、ローラ１，２と同じ側に、つまりウェブＢの、被覆装置１０により被覆されない裏面側に位置する。

On the opposite side, namely on the front side of the web B, i.e. the side that has been coated by the web B, there is the support roller 6 .
反対の側に、つまりウェブＢの、被覆装置１０により被覆された表面側に、支持ローラ６が位置する。

US2016043108
[0013] The first interconnect layer 108 is then formed on the “top” or “upper” surface of the first active layer 103 .
【００１２】
  次いで、第１の活性層１０３の「上」面または「上方」面上に、第１の相互接続層１０８が形成される。

Since the SOI wafer 101 is subsequently inverted from the orientation shown in FIG. 2, for the benefit of consistency in description,
ＳＯＩウエハ１０１はこの後、図２に示す方向（＊向き）から反転されるので、説明の一貫性のために、

the portion of the SOI wafer 101 referred to as the “top” (or “upper” or “front”) with respect to FIG. 2 will continue to be referred to herein as the “top” (or “upper” or “front”),
ＳＯＩウエハ１０１が反転された後でさえ、図２に関してＳＯＩウエハ１０１の「上部」（または「上方部」または「表面部（ｆｒｏｎｔ）」）と呼ばれる部分は、本明細書では引き続き「上部」（または「上方部」または「表面部」）と呼ばれ、

and the portion of the SOI wafer 101 referred to as the “bottom” (or “lower” or “back”) will continue to be referred to herein as the “bottom” (or “lower” or “back”), even after the SOI wafer 101 has been inverted.
ＳＯＩウエハ１０１の「底部」（または「下方部」または「裏面部（ｂａｃｋ）」）と呼ばれる部分は、本明細書では引き続き「底部」（または「下方部」または「裏面部（＊「裏」とは訳さない）」）と呼ばれる。

Therefore, in FIG. 1, the “top” of the overall semiconductor structure 100 is considered the same as the “bottom” of the SOI wafer 101 .
したがって、図１において、半導体構造１００全体の「上部」は、ＳＯＩウエハ１０１の「底部」と同じものと見なされる。

Also, when the top of the overall semiconductor structure 100 is being processed, it is considered “back side” processing for the SOI wafer 101 .
また、半導体構造１００全体の上部が処理されているとき、それは、ＳＯＩウエハ１０１の「裏面側（ｂａｃｋ  ｓｉｄｅ）」処理と見なされる。

//////

[0015] Also, for purposes of description herein, a surface referred to as the “top surface” or “bottom surface” of a wafer may change during processing when material or layers are added to or removed from the wafer.
【００１４】
  また、本明細書の説明において、ウエハの「上面」または「底面（＊原文に"surface"がある）；"bottom"なら「底」と訳すか？」と呼ばれる面は、処理中に、材料または層がウエハに追加され、またはウエハから除去されるとき、変化することがある。

For example, the first active layer 103 is formed by front side processing in and on the top surface of the SOI wafer 101 , but
たとえば、第１の活性層１０３は、表面側（ｆｒｏｎｔ  ｓｉｄｅ）処理によって、ＳＯＩウエハ１０１の、上面中および上に形成されるが、

the material that is placed on the SOI wafer 101 creates a new top surface. 
ＳＯＩウエハ１０１上に配置される材料が、新たな上面を生み出す。

US2022308277
[0066] Display device 10 may be a direct-lit display device, wherein BLU 14 can comprise LGP 28 and backplane assembly 30 .
【００４６】
  表示デバイス１０は、直接照明式表示デバイスとすることができ、ＢＬＵ１４は、ＬＧＰ２８及びバックプレーンアセンブリ３０を含むことができる。

LGP 28 can comprise a polymer substrate, for example a poly(methyl methacrylate) (PMMA) substrate, although in further embodiments, LGP 28 can be a glass substrate.
ＬＧＰ２８は、ポリマー基板、例えば、ポリ（メチルメタクリレート）（ＰＭＭＡ）基板を含むことができるが、更に別の実施形態では、ＬＧＰ２８はガラス基板とすることができる。

LGP 28 
ＬＧＰ２８は、

can have a thickness TLGP defined orthogonally between a backside first major surface 38 and a frontside second major surface 40

in a range from about 0.5 mm to about 3 mm, for example in a range from about 0.7 mm to about 2 mm, such as in a range from about 1 mm to about 1.5 mm, including all ranges and subranges therebetween. 
約０．５ｍｍから約３ｍｍの範囲、例えば、約０．７ｍｍから約２ｍｍの範囲、例えば、約１ｍｍから約１．５ｍｍの範囲のようなその間の全ての範囲及び部分範囲を含む

裏側の第１の主面３８と表側の第２の主面４０との間で直交して定められた厚みＴＬＧＰを有することができる。

US2022308454
[0046] In order to bake the photoresist, the chamber is equipped with one or more heating element configured to heat the substrate.
【００４６】
  フォトレジストをベーキングするために、チャンバは、基板を加熱するように構成された１つ以上の加熱素子を備える。

The heating element(s) may heat the substrate from above and/or from below.
加熱素子は、上方および／または下方から基板を加熱してよい。

The heating element(s) may heat the front side of the substrate (e.g., where semiconductor devices/structures are being formed) and/or the back side of the substrate.
加熱素子は、基板の表側（例えば、半導体デバイス／構造が形成されている場所）および／または基板の裏側を加熱してよい。

Various different types of heating elements may be used, either alone or in combination with one another.
様々な異なる種類の加熱素子が、単体または互いに組み合わせて用いられてよい。

Example heating elements may include heated substrate supports (e.g., pedestals, chucks, etc.) and radiation sources such as infrared lamps and/or ultraviolet lamps.
加熱素子の例は、加熱基板支持体（例えば、台座、チャックなど）、ならびに、赤外線ランプおよび／または紫外線ランプなどの放射源を含んでよい。

US9560294
FIG. 3A is a cross-sectional side view of a portion of light gathering image sensor pixel 24 (e.g., a pixel for generating image data in response to light from a scene). Image sensor pixel 24 may be formed on substrate 101 in array 18. Image sensor pixel 24 may include a photodiode such as photodiode 100. Photodiode 100 may be formed by p+ type doped layer 107 and n-type doped layer 108 at the front surface (side) of substrate 101. 

＊front sideは「表面側」または「表側」と訳される。"front surface side"という表現はネイティブの英語ではほとんど見かけない。しかし日本語原稿に「面」があるので"surface"は付けた方が良い気もする。例えば原稿で基板が「表面」と「裏面」を有する場合、大抵その英訳は"upper surface"や"back surface"等であって、"top", "front", "bottom", "back"などと訳すには抵抗を感じる。ただし後者の場合、さらに「表面側」、「裏面側」との記載があった時に"front side", "back side"と収まりが良い。

結局のところ、やはり表面側、裏面側の英訳としては"front (upper) surface side", "back (lower) surface side"等とするのが今のところ無難な気がします。

積層膜

US10361404
[0050] “Stacked” as used herein means to place at least two component layers in proximity to each other such that at least a portion of one surface of one of the layers contacts a first surface of a second layer.
【００３３】
  本明細書で使用するとき、「積層された」は、少なくとも２つの構成成分層を、層のうちの１つの層の１つの面の少なくとも一部が、第２の層の第１の面と接触するように、互いに近接して配置することを意味する。

In some examples, a coating, whether for adhesion or other functions, may reside between the two layers that are in contact with each other through said coating.
いくつかの実施例では、接着のためであれ、又は他の機能のためであれ、コーティングが２つの層の間に存在する場合があり、これらの層は前記コーティングを通じて互いに接触している。

////////

[0052] The methods and apparatus presented herein relate to forming biocompatible energization elements for inclusion within or on flat or three-dimensional biocompatible devices.
【００３５】
  本明細書に示される方法及び器具は、平面状又は三次元の生体適合性装置内又はその上に含めるための生体適合性通電素子を形成することに関する。

A particular class of energization elements may be batteries that are fabricated in layers.
特定の種類の通電素子は、層状に製造される電池であってもよい。

The layers may also be classified as laminate layers.
層は、積層層として分類され得る。

A battery formed in this manner may be classified as a laminar battery.
このようにして形成された電池は、積層電池に分類され得る。

////////

Plastics, on the other hand, may be inherently porous to moisture, and may vary significantly for different types of plastic.
一方で、プラスチックは、本質的に、水分に対して多孔性であり得、プラスチックの種類によって著しく異なる場合がある。

Engineered materials, laminates, or co-extrudes may usually be hybrids of the common package materials.
エンジニアリングされた材料、積層体、又は共押出物は、通常、一般的なパッケージ材料の混成物である場合がある。

///////

[0099] While a wide variety of low-volatility liquids may be used for the mechanical purpose of laminating microporous polyolefin separator membranes to a float glass carrier,
【００８２】
  微多孔性ポリオレフィンセパレータ膜をフロートガラスキャリアに積層する機械的な目的で、多種多様な低揮発性液体を使用することができるが、

specific requirements may be imposed on the liquid to facilitate subsequent laser cutting of discrete separator shapes. 
後続の別個のセパレータ形状のレーザー切断を容易にするための液体には特定の要件が課せられる場合がある。

///////

[0111] In some examples, top and bottom packaging layers may comprise metallic foils or polymer films.
【００９４】
  いくつかの実施例では、上部及び底部パッケージング層は、金属ホイル又はポリマー膜を含み得る。

Top and bottom packaging layers may comprise multi-layer film constructs containing a plurality of polymer and/or barrier layers.
上部及び底部パッケージング層は、複数のポリマー及び／又はバリア層を含む多層膜構造体を含み得る。

Such film constructs may be referred to as coextruded barrier laminate films.
そうした膜構造体は、共押出バリア積層膜と呼ぶことができる。

An example of a commercial coextruded barrier laminate film of particular utility in the present invention may be 3M® Scotchpak 1109 backing
本発明において特に有用な市販の共押出バリア積層膜の例は、３Ｍ（登録商標）Ｓｃｏｔｃｈｐａｋ  １１０９裏材であり得、

which consists of a polyethylene terephthalate (PET) carrier web, a vapor-deposited aluminum barrier layer, and a polyethylene layer
この裏材は、ポリエチレンテレフタレート（ＰＥＴ）キャリアウェブ、蒸着アルミニウムバリア層、及びポリエチレン層からなり、

including a total average film thickness of 33 microns.
合計平均膜厚さは３３マイクロメートルである。

Numerous other similar multilayer barrier films may be available and may be used in alternate examples of the present invention.
数多くの他の同様の多層バリア膜を利用することができ、本発明の代替の実施例において使用することができる。

US2022102639
[0047] C. A Layered Film Comprising Multiple Thin Films
【００３８】
（Ｃ．複数の薄膜を備える積層膜）

[0048] A layered film may comprise multiple thin films, with at least one, some, or all of the films having compositions and/or physical properties of films as disclosed herein, with each thin film being a layer in the layered film.
 積層膜は、複数の薄膜を備え得、少なくとも１つの、いくつかのまたはすべての膜は、本明細書に開示されるような膜の組成および／または物理的特性を有し、各薄膜は、積層膜中の層である。

The layered film may comprise two or more layers, such as 2-50 layers, more typically 2 to 10 layers, such as 2, 3, 4, 5, 6, 7, 8, 9, 10 or more layers.
積層膜は、２～５０個の層などの２個以上の層、より典型的には、２、３、４、５、６、７、８、９、１０あるいはそれより多い層などの、２から１０個の層を備え得る。

Sequential and/or non-sequential layers may have the same or different compositions, such as dopant amounts or metal ion rations, and/or physical and/or optical properties, such as refractive index.
連続および／または非連続層は、ドーパント量または金属イオン比などの同じもしくは異なる組成、ならびに／または屈折率などの物理的および／もしくは光学的特性を有し得る。

US9666732
[0183] FIG. 16 is a partial cross-sectional view of a solar cell 160 having glass or other transparent film with embedded electrodes, compressed or bonded to the cell.
【０１２５】
  図１６は、電池へと圧着または接合される埋め込み電極を有するガラスまたは他の透過性膜を有する、太陽電池１６０の部分断面図である。

This alternative applies to any of the structures above, and can include an n- or p-type front, n- or p-type wafer, and p- or n-type back.
この代替形態は、上述の構造体のいずれかにも適用され、ｎ型前方部またはｐ型前方部、ｎ型ウェーハまたはｐ型ウェーハ、およびｐ型後方部またはｎ型後方部を備えることが可能である。

As an alternative to the metal electrodes being deposited directly on the cell, the metal electrodes 161 and 169 are embedded in a glass or other laminating films 161 a and 169 a . 
電池上に直に配設される金属電極の一代替形態として、金属電極１６１および１６９が、ガラスまたは他の積層膜１６１ａおよび１６９ａに埋め込まれる。

When the glass or laminating film is compressed or laminated under pressure, the embedded electrodes make contact on top of the outer layers 162 and 168 , respectively.
ガラスまたは積層膜が、圧力下において圧着または積層されると、埋め込まれた電極は、外方層１６２および１６８の頂部上にそれぞれ接触する。

US2019089555
[0039] The depicted coating 220 can also represent the accumulation of off-target deposition of materials during processing of wafers in the reaction chamber.
【００３９】
  図示のコーティング２２０は、反応チャンバ内でウエハの処理中に蓄積する標的外の材料の堆積も表し得る。

The term "accumulation," as used herein and elsewhere in the present disclosure, generally describes the build-up of off-target deposited materials on the interior surfaces of the reaction chamber. 
ここで用いられる、および本開示の他の場所で用いられる「蓄積」という用語は、一般に、標的外の堆積材料が反応チャンバの内側表面に積層することを表す。

/////////

[0097] System controller 850 may provide program instructions for implementing the above-described deposition processes.
【００９７】
  システムコントローラ８５０は、上述の堆積プロセスを実行するためのプログラム命令を提供することができる。

The program instructions may control a variety of process parameters, such as DC power level, RF bias power level, pressure, temperature, etc.
プログラム命令は、ＤＣ電力レベル、ＲＦバイアス電力レベル、圧力、温度など、種々のプロセスパラメータを制御することができる。

The instructions may control the parameters to operate in-situ deposition of film stacks according to various embodiments described herein.
命令は、本明細書で説明される様々な実施形態に従って、積層膜のｉｎ－ｓｉｔｕ堆積を実施するようにパラメータを制御し得る。

US10242892
[0036] Source substrate 201 A further includes crystalline LED elements 230 anchored to carrier 220 .
【００２１】
  供給基板２０１Ａは担体２２０に固定された複数の結晶性ＬＥＤ要素２３０をさらに備える。

LED elements 230 may be rectangular (e.g., square) or patterned to have alternative shapes (e.g., a circular footprint).
ＬＥＤ要素２３０は四角形（例えば正方形）でもよく、あるいは別の形状に（例えば、接地面を丸く）パターン形成されてもよい。

Each element 230 includes a LED film stack 207 .
各部品２３０はＬＥＤ積層膜２０７を備える。

Generally, any known semiconductor LED film stack may be utilized.
一般に、任意の既知の半導体ＬＥＤ積層膜を用いることができる。

In embodiments, LED film stack 207 includes one or more semiconductor heterojunction(s), for example forming a quantum well, etc.
複数の実施形態では、ＬＥＤ積層膜２０７は１つ以上の半導体ヘテロ接合を備え、例えば量子井戸などを形成している。

///////

[0061] Referring again to FIG. 6B, μPnB assembly head fabrication method 602 continues at operation 610 where a dielectric base layer is deposited over a low stress material layer disposed on the head substrate.
【００４６】
  図６Ｂを再度参照すると、μＰｎＢ組立ヘッド製造法６０２は操作６１０で再開し、ヘッド基板に配置した低応力の材料層に誘電体基層を積層する。

基板を貼り付ける

US10189228

[0020] Laminate Structures
【００１７】
  積層板構造

[0021] FIG. 1 illustrates a cross sectional view of a laminate structure 100 according to various embodiments of the disclosure.
図１は、本開示の様々な実施の形態による積層板構造１００の断面図を示している。

The laminate structure can include a first substrate 101 , a second substrate 107 and an interlayer 113 attaching the first and second substrates.
その積層板構造は、第１の基板１０１、第２の基板１０７、および第１と第２の基板を貼り付ける中間層１１３を備え得る。

The first substrate 101 can have a first surface 103 and an opposing second surface 105 with a thickness T 1 between the two surfaces.
第１の基板１０１は、第一面１０３および反対の第二面１０５、並びにそれら２つの面の間の厚さＴ１を有し得る。

Similarly, the second substrate can have a first surface 109 and an opposing second surface 111 with a thickness T 2 between the two surfaces.
同様に、前記第２の基板は、第一面１０９および反対の第二面１１１、並びにそれら２つの面の間の厚さＴ２を有し得る。

The interlayer 113 can also have a thickness T 3 .
 中間層１１３も厚さＴ３を有し得る。

US9159849
[0059] A method for manufacturing a semiconductor detector head according to an embodiment of the invention comprises
【００４３】
  本発明の一実施形態による半導体検出器ヘッドの製造方法は、

attaching a substrate to a back side of a detector chip,
検出器チップの背面側に基板を貼り付けることと、

and electrically connecting contact points that are located on the substrate and/or the detector chip to a first set of protruding contact pins. 
基板および／または検出器チップの接続部を、第１の組の突出するコンタクトピンに電気的に接続することを含んでいる。

US7547578
[0008] Forming an electronic device may include forming a passivation layer on the first surface of the silicon carbide substrate,
【０００８】
  電子デバイスを形成することは、炭化ケイ素基板の第１の表面にパッシベーション層を形成することを含むことができ、

and mounting the carrier substrate to the first surface of the silicon carbide substrate may include attaching the carrier substrate to the passivation layer.
炭化ケイ素基板の第１の表面にキャリア基板を取り付けることは、パッシベーション層にキャリア基板を貼り付けることを含むことができる。

US2020393343
[0008] In an aspect, the disclosure features methods for analyzing a biological sample that include
【００１１】
  一態様では、本開示は、生体サンプルを分析するための方法であって、

obtaining a biological sample mounted on a first substrate,
第1の基板に取り付けられた生体サンプルを取得するステップと、

affixing a second substrate to the first substrate to form an enclosed chamber on the first substrate with the biological sample positioned within an interior volume of the enclosed chamber, 
第1の基板に第2の基板を貼り付けて、第1の基板上に密閉チャンバを形成し、生体サンプルを密閉チャンバの内部容積内に配置するステップと、

US10874559
 In any of these scenarios, the caregiver may be able to apply substrate 62 to absorbent article 32 without touching the inside of absorbent article 32 prior to placement of absorbent article 32 on the wearer.
これらのシナリオのいずれにおいても、介護者は、着用者に吸収性物品32を配置する前に、吸収性物品32の内側に接触することなく、吸収性物品32に基板62を貼り付けることができる場合がある。