周期

US11277140(QUALCOMM INC [US])
[0097] The delay circuit 910 is coupled between the second input 124 of the phase detector 120 and the second input 954 - 1 to 954 -M of each of the multiplexers 950 - 1 to 950 -M.
【００８７】
  [0090]  遅延回路９１０は、位相検出器１２０の第２の入力１２４とマルチプレクサ９５０－１～９５０－Ｍのそれぞれの第２の入力９５４－１～９５４－Ｍとの間に結合されている。

The delay circuit 910 is
遅延回路９１０は、

configured to delay the feedback signal (e.g., by a delay equal to approximately one cycle (i.e., period) of the VCO 140 ), and output the resulting delayed feedback signal (labeled “fb 2 ”) to the second input 954 - 1 to 954 -M of each of the multiplexers 950 - 1 to 950 -M.
フィードバック信号を（例えば、ＶＣＯ１４０の約１サイクル（すなわち、周期）に等しい遅延で）遅延させて、結果として得られる遅延されたフィードバック信号（「ｆｂ２」と標識）を、マルチプレクサ９５０－１～９５０－Ｍのそれぞれの第２の入力９５４－１～９５４－Ｍに出力するように構成されている。

In one example, the delay circuit 910 may be implemented with a delay flip-flop that is clocked by the output signal of the VCO 140 .
一実施例では、遅延回路９１０は、ＶＣＯ１４０の出力信号によってクロックされる、遅延フリップフロップを用いて実装することができる。