US10564423(MAGIC LEAP INC [US])
[1977] The stacked waveguide assembly 178 can include multiple waveguides ( 182 , 184 , 186 , 188 , 190 ) and multiple lenses ( 192 , 194 , 196 , 198 ).
[0604] 積層導波路組立体178は、複数の導波路(182、184、186、188、190)と複数のレンズ(192、194、196、198)を有していてもよい。
In some embodiments, the lenses ( 192 , 194 , 196 , 198 ) are negative lenses.
いくつかの実施形態では、レンズ(192、194、196、198)は負レンズである。
As shown in FIG. 26A, the waveguides and negative lenses can be arranged in an alternating stacked configuration.
図26Aに示すように、導波路と負レンズを交互に積層した構成に配置してもよい。
The stacked waveguide assembly 178 also includes a plurality of light sources ( 200 , 202 , 204 , 206 , 208 ).
積層導波路組立体178は、複数の光源(200、202、204、206、208)も含む。
US2023005717(LAM RES CORP [US])
In various embodiments, one or more layers may be between the patterned mask 932 and the second SiN layer 928 .
種々の実施形態において、パターニングされたマスク932と第2のSiN層928との間に1つ以上の層が設けられてもよい。
Various embodiments may have additional alternating SiN layers and SiO2 layers.
種々の実施形態において、交互に積層されたSiN層およびSiO2層をさらに有してもよい。
Other embodiments may have layers of other materials.
他の実施形態において、他の材料の層を有してもよい。
In various embodiments, the stack 904 has silicon containing layers.
種々の実施形態において、スタック904は、シリコン含有層を有する。
In this embodiment the patterned mask 932 is a hardmask, such as polysilicon.
この実施形態において、パターニングされたマスク932は、ポリシリコンなどのハードマスクである。
US10690528(SFC FLUIDICS INC [US])
[0005] The next example is U.S. Pat. No. 7,067,351.
【0004】
次の例は、特許文献2である。
This patent describes “A method of forming nanolaminate structures having alternating conductor layers and insulator layers”.
この特許では、「導体層と絶縁層とが交互に積層されたナノ積層構造の形成方法」について記載されている。
The scale and fabrication of this method are quite different than the present invention.
この方法の規模と製造は、本発明とは非常に異なる。
In addition, this filing does not specify the use of flow past the electrodes for electrochemical sensing, a key aspect of the present invention.
また、この出願では、本発明の重要な側面である電気化学検出用の電極を過ぎる流れの利用については詳細に述べられていない。
EP4048442(UNIV UTAH RES FOUND [US])
In another example, as illustrated in FIG. 3, an electronic device 300 can include a first electrode 304, a second electrode 306, and a channel 308,
【0057】
別の一実施例として、図3に示した電子デバイス300は、第1電極304、第2電極306、及びチャネル画成部308を備え、
wherein each of the first electrode 304, the second electrode 306, and the channel 308 are adjacent to a substrate 302.
それら第1電極304、第2電極306、及びチャネル画成部308はいずれも基板302に隣接して形成されている。
The electronic device 300
電子デバイス300は、
can include a first electrode 304 including alternating layers of coated aptamers 313 and 317 and coated electrically-conductive solids 311 and 315.
コーティング成膜されたアプタマーの層313及び317とコーティング成膜された導電性固体物質の層311及び315とが交互に積層して成る交互層を備えた第1電極304を備えている。
US2015283397(CIRCUIT THERAPEUTICS INC [US])
[0079] Vertical-cavity surface-emitting lasers (or “VCSEL”s) have the optical cavity axis along the direction of current flow rather than perpendicular to the current flow as in conventional laser diodes.
【0069】
垂直共振器面発光レーザー(または「VCSEL」)は、従来のレーザーダイオードのように、電流の流れに対して垂直ではなく、電流の流れの方向に沿って、光共振器軸を有する。
With such a configuration, the active region length is very short compared with the lateral dimensions so that the radiation emerges from the surface of the cavity rather than from its edge.
このような構成では、放射が、その端面からではなく、共振器の表面から射出されるように、活性領域長が、横方向の寸法と比較して極めて短い。
The reflectors at the ends of the cavity are dielectric mirrors made from alternating high and low refractive index quarter-wave thick multilayer.
共振器の末端における反射材は、高屈折率層と低屈折率層とが交互に積層する4分の1波長の厚い多層構造から作製された、誘電体による鏡である。
VCSELs allow for monolithic optical structures to be produced.
VCSELは、モノリシックの光学構造の作製を可能とする。
US10573388(WESTERN DIGITAL TECH INC [US])
[0054] FIG. 3 is a perspective view of a portion of one example embodiment of a monolithic three dimensional memory array that can comprise memory structure 126 , which includes a plurality memory cells.
【0027】
図3は、複数のメモリセルを含むメモリ構造126を含み得るモノリシック三次元メモリアレイの一実施形態の一部の斜視図である。
For example, FIG. 3 shows a portion of one block of memory.
たとえば、図3は、メモリの1ブロックの一部を示す。
The structure depicted includes a set of bit lines BL positioned above a stack of alternating dielectric layers and conductive layers.
図示されている構造は、誘電体層と導電層が交互に積層された積層体の上方に配置された1組のビット線BLを含んでいる。