無くてもいいんじゃないか案件

トイレットペーパーのミシン目。引っ張ると必要量に達する前にすぐ切れて苛つく。どうせカッター部分で破るんだし。

めっき層

WO2004016829
"25. An article of manufacture comprising an electronic device substrate containing one or more through-hole, via, microvia or trench, the aperture walls having thereon an electrolytic copper deposit obtained from an electroplating composition from claim 1 that contains copper alkanesulfonate salts and free alkanesulfonic acids, a halogen ion, a suppressor additive, an accelerator additive, optionally a leveling additive and optionally a surfactant."

【請求項２５】
開口壁上にアルカンスルホン酸銅塩、遊離アルカンスルホン酸、ハロゲンイオン、抑制剤、促進剤、随意成分としての均展剤及び随意成分としての界面活性剤を含有する請求項１からの電気めっき用組成物から得られた電解銅めっき層を有する１個又はそれ以上の貫通孔、バイア、ミクロバイア又はトレンチを含有する電子装置基体からなる製品。

US6747862
"7. The method of reducing susceptibility to inter-pin arcing in a high-density compliant pin connector as set forth in claim 6, wherein said plating step comprises deposing a copper plating layer."

【請求項７】  前記めっきするステップが、銅めっき層を付着させることを含む、請求項６に記載の高密度コンプライアントピンコネクタにおいてピン間アーキングの感受性を低減する方法。

WO2014085156
"1. An electrical component (100) comprising: a substrate (102) having a circuit area (124) and a sacrificial area (126); a lift-off layer (130) deposited on the substrate in the sacrificial area; a seed layer (132) deposited on the substrate in the circuit area and deposited on the lift-off layer in the sacrificial area; and a plating layer (134) electro deposited on the seed layer, the plating layer forming a circuit (104) in the circuit area, the plating layer forming plating electrodes (120) on the lift-off layer in the sacrificial area; wherein the lift-off layer is removable from the substrate, the seed layer and the plating layer on the lift-off layer being removed with the lift-off layer when the lift-off layer is removed from the substrate leaving the circuit on the substrate."

【請求項１】

  回路領域（１２４）と犠牲領域（１２６）とを有する基板（１０２）と、
  前記犠牲領域における前記基板上に付着されたリフトオフ層（１３０）と、
  前記回路領域における前記基板上に付着され、前記犠牲領域における前記リフトオフ層上に付着されたシード層（１３２）と、
  前記シード層上に電着されためっき層（１３４）であって、前記回路領域に回路（１０４）を形成し、前記犠牲領域における前記リフトオフ層上にめっき電極（１２０）を形成するめっき層（１３４）を備える電気部品（１００）であって、
  前記リフトオフ層は前記基板から除去可能であり、
  前記リフトオフ層上の前記シード層及び前記めっき層は、前記リフトオフ層が前記基板上に前記回路を残しながら前記基板から除去される時に、前記リフトオフ層とともに除去される電気部品（１００）。

積層体

WO2011049620
"18. A method for manufacturing the heating plate of claim 1 , comprising:
manufacturing a component layer including steps:
(a) bonding a metal sheet onto a polymer film;
(b) applying a patterned resist film onto the metal sheet wherein openings in the patterned resist film correspond to locations where metal is to be removed;
(c) etching the metal sheet to remove metal exposed through openings of the resist film, the etching forming an electrically conductive metal pattern of the planar heater zones, power supply lines and/or power return lines;
(d) removing the resist film;
manufacturing a via layer including steps:
(a) punching or cutting holes in a polymer film;
(b) forming conductive vias in the holes;
building a laminate by bonding one or more component layers and one or more via layers;
insulating the laminate by bonding a continuous polymer film onto upper and/or lower surfaces of the laminate."

【請求項１８】
  請求項１に記載の加熱プレートを製造する方法であって、
  構成部品層を作ることであって、
    （ａ）ポリマー膜の上に金属シートを接合するステップと、
    （ｂ）パターン形成されるレジスト膜を前記金属シート上に塗布するステップであって、そのパターン形成されるレジスト膜の開孔部は、金属が除去されるべき位置に対応する、ステップと、
    （ｃ）前記レジスト膜の開孔部から露出した金属を除去するため、前記金属シートをエッチングするステップであって、このエッチングにより、前記平面ヒータゾーン、前記電力供給ライン、および／または前記電力リターンラインの導電性金属パターンを形成するステップと、
    （ｄ）前記レジスト膜を除去するステップと、を含む、構成部品層を作ることと、
  ビア層を作ることであって、
    （ａ）ポリマー膜に孔を打ち抜く、または切り抜くステップと、
    （ｂ）前記孔の中に導電性ビアを形成するステップと、を含む、ビア層を作ることと、
  １つまたは複数の構成部品層と１つまたは複数のビア層を接合することにより、積層体を構成することと、
  前記積層体の上面および／または下面に連続ポリマー膜を接合することにより、前記積層体を絶縁することと、を含む、方法。

WO2015175108
"6. The flexible circuit of claim 1, wherein the electrically conductive metal comprises a laminate of at least two metals."

【請求項６】
  前記導電性金属が、少なくとも２つの金属の積層体を含む、請求項１に記載のフレキシブル回路。

WO2004097862
"1. • A low-loss bulk amorphous metal magnetic component for an electric motor, comprised of a plurality of substantially similarly shaped layers of amorphous metal strips laminated together with an adhesive agent to form a polyhedrally shaped part, said low-loss bulk amorphous metal magnetic component, when operated at an excitation frequency "f ' to a peak induction level B_max, having a core-loss less than about "L", wherein L is given by the formula L = 0.005 f (B_ma_x)¹"⁵ + 0.000012 f ⁵ (B_max)^1,6, the core loss, excitation frequency and peak induction level being measured in watts per kilogram, hertz, and teslas, respectively."

多面体に成形された部品を形成するように、接着剤でともに積層にされた複数の実質的に類似する形状に形成された非晶質金属ストリップの層を含み、前記低損失のバルク非晶質金属の磁気構成要素は、ピーク誘導レベルＢ_ｍａｘに対して励起周波数「ｆ」で動作されるとき、約「Ｌ」より低いコア損失を有し、ここで、Ｌは、式Ｌ＝０．００５ｆ（Ｂ_ｍａｘ）^１．５＋０．００００１２ｆ^１．５（Ｂ_ｍａｘ）^１．６で与えられ、コア損失、励起周波数、およびピーク誘導レベルは、キログラム当たりのワット、ヘルツ、およびテスラでそれぞれ測定される、
電気モータのための低損失のバルク非晶質金属の磁気構成要素。

US2004076743
"1. A method for manufacturing a printed circuit board with integral plated resistors, comprising the steps of:
(a) printing and etching an electronic circuit in a desired pattern on a surface of a metal clad laminate, which laminate comprises a polymer-based core with metal cladding thereupon, and leaving openings in said desired pattern of said electronic circuit onto which a resistive material can be plated;
(b) coating said printed and etched electronic circuit with a resist and exposing said electronic circuit so that the openings in the desired pattern and a portion of the metal cladding are exposed;
(c) conditioning and selectively activating the exposed areas of the metal clad laminate to accept plating thereon;
(d) stripping the resist; and
(e) plating the activated area and the remainder of the metal circuits with said resistive material to create an integral plated resistor."

【請求項１】
  メッキ処理により形成される抵抗素子を備えたプリント回路基板の製造方法であって、下記工程（ａ）～（ｅ）を含むことを特徴とするプリント回路基板の製造方法。
（ａ）ポリマー基体を金属で被覆した金属被覆積層体の表面に、所望のパターンを有する電子回路用配線を印刷方法及びエッチング処理して形成するとともに、当該所望のパターンを有する電子回路用配線内に、抵抗性材料をメッキ処理するための所定領域としての開口部を設ける工程
（ｂ）前記印刷方法及びエッチング処理して形成された電子回路用配線に対して、レジストを適用するとともに露光して、前記電子回路用配線内の所定領域の開口部と、前記金属の一部とが露出した金属露出領域と、を形成するようにレジストパターンを形成する工程
（ｃ）前記開口部及び金属露出領域を活性化して、活性領域を形成する工程
（ｄ）前記レジストパターンを剥離する工程
（ｅ）前記活性領域と、当該活性領域外の電子回路用配線の部分と、を抵抗性材料でメッキ処理して、前記抵抗素子を形成する工程