カバーレイ

US9875834
 In some cases, the flexible printed circuit 100 may be formed of a flexible plastic such as a polyimide (e.g., Kapton), or other such flexible substrate.
一部の例では、フレキシブルプリント回路１００は、ポリイミド（例えば、カプトン）のような可撓性プラスチック又は他のこのようなフレキシブル基板から形成されることができる。

In some cases, all exposed conductive features (e.g., the conductors 220 , a bare copper surface, etc.) may be coated with a coverlay substance, such as an electrical insulator.
一部の例では、全ての露出した導電機構（例えば、導体２２０、裸の銅表面など）は、電気絶縁体のようなカバーレイ物質で被覆されることができる。

For conductive portions of the flexible printed circuit not covered with a coverlay, the surface may be plated, such as with lead-free immersion silver or other such substance having similar properties. 
カバーレイで覆われていないフレキシブルプリント回路の導電部のために、鉛フリー無電解銀又は類似の特性を有する他のこのような物質などで表面をめっきすることができる。

US9371986
[0044] FIG. 4 is a schematic cross-sectional view of a portion of the PCB 13 , illustrating the arrangement of the conductive pads 15 and the coverlay 17 .
【００２４】
  図４は、ＰＣＢ１３の一部の概略断面図であり、導電パッド１５およびカバーレイ１７の配置を示している。

In PCBs 13 according to embodiments of the invention, the dimensions of the conductive pads 15 , typically made of copper, are increased about 0.1 to 0.15 mm on each side compared with the surface area of normal conductive contact pads on a comparable rigid PCB.
本発明の実施形態によるＰＣＢ１３では、典型的に銅で作られている導電パッド１５の寸法は、同等のリジッドＰＣＢの通常の導電接触パッドの表面領域に比べて、各辺で約０．１‐０．１５ｍｍ大きくなっている。

Additionally, the coverlay 17 encroaches a minimum of about 0.05 to 0.1 mm onto the pads for adhesion.
また、カバーレイ１７は、接着のために最低約０．０５‐０．１ｍｍパッドに侵入している。

基板処理

WO2018217967
[0001] This invention concerns high pressure treatment of a silicon nitride layer on a workpiece such semiconductor wafer.
【０００１】
  [0001] 本発明は、半導体ウエハなどの加工対象物上の窒化ケイ素層の高圧処理に関する。

[0002] Micro-electronic circuits and other micro-scale devices are generally manufactured by the sequential deposition and patterning of multiple layers on a substrate or wafer, such as a silicon or other semiconductor material wafer.
【０００２】
  [0002] 超小型電子回路及び他のマイクロスケールデバイスは、一般的に、シリコンや他の半導体材料のウエハなどの基板又はウエハ上の複数層の連続的な堆積及びパターニングによって製造される。

For some applications, an insulating film, e.g., silicon nitride, is deposited on the substrate to form an etch-stop layer, a masking layer, or a gate spacer layer.
ある用途では、絶縁膜（例えば、窒化ケイ素）が、基板上に堆積して、エッチング停止層、マスキング層、又はゲートスペーサ層を形成する。

[0003] For some layers, to achieve desired material properties, the substrate is typically put through an annealing process in which the substrate is quickly heated, usually to about 200-500°C and more typically to about 300-400° C.
【０００３】
  [0003] 一部の層では、所望の材料特性を実現するために、通常、基板が、通常摂氏約２００～５００度、より典型的には摂氏約３００～４００度に急速に加熱される、アニーリングプロセスを受ける。

The substrate may be held at these temperatures for a relatively short time, e.g., 60-300 seconds.
基板は、比較的短い時間（例えば、６０～３００秒）だけ、これらの温度に保持されてよい。

The substrate is then rapidly cooled, with the entire process usually taking only a few minutes.
次いで、基板が、急速に冷却され、通常、プロセス全体が、数分しかかからない。

Annealing may be used to change the material properties of the layers on the substrate.
アニーリングを使用して、基板上の層の材料特性を変更することができる。

Annealing may also be used to activate dopants, drive dopants between films on the substrate, change film-to-film or film-to-substrate interfaces, densify deposited films, or to repair damage from ion implantation.
アニーリングは、ドーパントの活性化、基板上の膜間のドーパントの駆動、膜と膜若しくは膜と基板の界面の変更、堆積膜の緻密化、又はイオン注入による損傷の修復にも使用することができる。

[0024] The high pressure chamber 102 is configured to contain pressures of at least 5 atmospheres, e.g., at least 10 atmospheres, and can be capable of holding vacuum levels of up to 10A -3 Torr when under vacuum.
【００２１】
  [0024] 高圧チャンバ１０２は、少なくとも５気圧（例えば、少なくとも１０気圧）の圧力を包含するように構成され、真空下で１０^－３Torrまでの真空レベルを保持することができる。

In some implementations, the high-pressure substrate processing system 100 includes a low-pressure environment, e.g., a vacuum chamber 104, for when a workpiece is being transferred between processing chambers (e.g., from another processing chamber into the high pressure chamber 102).
ある実施態様では、高圧基板処理システム１００が、加工対象物が処理チャンバ間で（例えば、別の処理チャンバから高圧チャンバ１０２の中に）移送されるときのために、低圧環境（例えば、真空チャンバ１０４）を含む。

The relative pressures within the high pressure chamber 02 and the low pressure (e.g., vacuum) chamber 104 can be controlled independently of each other.
高圧チャンバ１０２と低圧（例えば、真空）チャンバ１０４の範囲内の相対的な圧力は、互いから独立して制御されてよい。

US10553465
[0057] FIG. 1 illustrates a substrate processing system 100 , which is an example of the PECVD system used to process a wafer 101 .
【００５６】
  図１は、ウエハ１０１を処理するために使用されるＰＥＣＶＤシステムの一例である基板処理システム１００を示している。

The substrate processing system 100 includes a plasma chamber 102 having a lower chamber portion 102 b and an upper chamber portion 102 a .
基板処理システム１００は、下部チャンバ部分１０２ｂと上部チャンバ部分１０２ａとを有するプラズマチャンバ１０２を含む。

A center column is configured to support a pedestal 140 , which in one embodiment includes a powered lower electrode. 
中心の柱が、台座１４０を支持するように構成され、台座１４０は、一実施形態では、通電される下部電極を含む。

US10916409
[0035] The RF match receives the RF signals 118 and 108 A- 108 C and matches an impedance of the load with that of the source
【００３５】
  ＲＦ整合器は、ＲＦ信号１１８および１０８Ａ～１０８Ｃを受信し、負荷のインピーダンスを供給源のインピーダンスと整合し、

to generate a modified RF signal 110 from the RF signals 118 and 108 A- 108 C and supplies the modified RF signal 110 via the RF transmission line 116 to the plasma chamber.
ＲＦ信号１１８および１０８Ａ～１０８Ｃから修正ＲＦ信号１１０を生成し、ＲＦ信号伝送線路１１６を介してプラズマ室に修正ＲＦ信号１１０を供給する。

When one or more process gases, such as fluorine containing gases, are supplied to the plasma chamber in addition to the modified RF signal 110 , plasma is stricken or maintained within the plasma chamber to process the substrate. 
修正ＲＦ信号１１０に加えて、フッ素含有ガス等の１つ又は複数の処理ガスをプラズマ室に供給すると、プラズマがプラズマ室内で衝突するか又は維持され、基板を処理する。

US2019385819
[0009] Further embodiments of the disclosure are directed to methods of processing a plurality of substrates.
【０００８】
  ［０００８］本開示の更なる実施形態は、複数の基板を処理する方法を対象とする。

An RF generator connected to a first electrode in a first plasma processing station and a second electrode in a second plasma processing station to form a top RF path is powered.
上部ＲＦ経路を形成するために、第１のプラズマ処理ステーション内の第１の電極、及び第２のプラズマ処理ステーション内の第２の電極に接続されたＲＦ発生器には、電力が供給される。

The first plasma processing station comprises a first support surface and the second plasma processing station comprises a second support surface.
第１のプラズマ処理ステーションは、第１の支持面を備え、第２のプラズマ処理ステーションは、第２の支持面を備える。

There is a connection between the first support surface and the second support surface of the wafer pedestal to form a bottom RF path.
底部ＲＦ経路を形成するために、ウエハペデスタルの第１の支持面と第２の支持面との間に接続がある。

US2019371577
[0052] FIG. 3 is a flow diagram for one embodiment of a method 300 for processing a substrate utilizing a substrate support assembly, such as the substrate support assembly 126 described above, among others.
【００４６】
  図３は、一実施形態による、とりわけ上述の基板支持アセンブリ１２６といった基板支持アセンブリを利用して基板を処理する方法３００のフロー図である。

The method 300 begins at block 302 where power is applied to a main resistive heater having four or more zones formed on a bottom surface of the ESC.
方法３００は、ブロック３０２で開始され、ブロック３０２では、電力が、ＥＳＣの底面に４個以上のゾーンが形成されている主抵抗加熱器に印加される。

The electrostatic chuck (ESC) having ceramic components with an embedded electrode and four or more independent heater elements printed on the underside as described above.
静電チャック（ＥＳＣ）は、電極が埋め込まれたセラミック部品と、上述のように下側の面にプリントされた４個以上の独立したヒータ要素と、を有する。

The main resistive heater is segmented into zones which are independently controllable to enable both lateral and azimuthal tuning of the lateral temperature profile of a substrate processed on the substrate support assembly.
主抵抗加熱器は、基板支持アセンブリ上で処理される基板の水平方向の温度プロファイルの、水平方向及び方位角における調節を可能とするために別々に制御可能なゾーンへとセグメント化されている。

Furthermore, the main resistive heater in each segmented zone has material selectively removed to fine tune the local resistance and temperature output.
さらに、各セグメント化されたゾーン内の主抵抗加熱器は、局所的な抵抗及び温度出力を微調節するために、材料が選択的に除去されている。

Thus, enabling realization of a uniform temperature across the substrate of less than 1° Celsius.
従って、１℃未満での、基板に亘る均一な温度の実現が可能となる。

アース接続

US9439651
It is true that the DS2432 chip requires ground, however,
ＤＳ２４３２チップはアースする必要があるが、

the metallic anvil neck 30 is electrically conducting and is connected to ground of the device 1 ,
金属のアンビルネック３０が導電性であり、装置１のアースに接続されており、

therefore, an exemplary embodiment for the ground connection of the DS2432 chip is made by direct electrical contact through a lead to the neck 30 or by directly connecting the chip's ground to the neck 30 .
このためＤＳ２４３２チップのアース接続の一実施例は、リードからネック３０への直接接続により達成することができる。

US10984786
[0080] Further, the third party computing service may, based on the updated state of its visual dialog state machine, provide a visual indication of a wiring diagram that includes the three-wire with ground connection used to wire the electrical device.
【００７４】
  さらに、サードパーティコンピューティングサービスは、その視覚的ダイアログステートマシンの更新された状態に基づいて、電気デバイスを配線するために使用されるアース接続を有する3線を含む配線図の視覚的指示を提供し得る。

This may include step-by-step diagrams from the third party computing service for wiring the three-wire with ground configuration,
これは、アースを有する3線構成を配線するためのサードパーティコンピューティングサービスからの段階的な図、

video tutorials from the third party computing service for wiring the three-wire with ground configuration, etc.
アースを有する3線構成を配線するためのサードパーティコンピューティングサービスからのビデオチュートリアルなどを含み得る。

US10680433
In some examples, the first field device 114 is electrically coupled to a ground connection 404 , where the ground connection 404 is electrically coupled to a protective earth connection 406 .
いくつかの例において、第１のフィールドデバイス１１４は、接地接続具４０４に電気的に結合され、この場合、接地接続具４０４は、保護アース接続具４０６に電気的に結合されている。

US10020168
[0057] In one embodiment, instead of being coupled to the lower electrode, the RF transmission line RFT is coupled to the upper electrode and the lower electrode is coupled to a ground connection.
【００８０】
  一実施形態では、ＲＦ伝送路ＲＦＴは、下部電極に結合される代わりに上部電極に結合され、下部電極は、アース接続部に結合される。

In an embodiment, the upper electrode is coupled to another RF generator via another RF transmission line and another impedance matching network
一実施形態では、上部電極は、別のＲＦ伝送路および別のインピーダンス整合ネットワークを介して別のＲＦ発生器に結合され、

and the lower electrode is coupled to the IMN 102 .
下部電極は、ＩＭＮ１０２に結合される。

US10723892
[0064] In one embodiment of the process of the present invention the aqueous polyolefin dispersion is charged.
【００５５】
  本発明の方法の一実施形態において、水性ポリオレフィン分散液が電荷される。

This may enable greater transfer efficiency to a grounded mold and/or improved skin quality.
これは、アース接続された成形型への高より高い伝達効率及び／または改善された表皮の質を可能にし得る。

US2021199697
[0079] In such a sensing assembly the processing unit may comprise an antenna for wirelessly transmitting a signal indicative of the AC elevated voltage versus ground of the power-carrying conductor.
【００７２】
  そのような検知アセンブリでは、処理ユニットは、送電導体のアースに対するＡＣ上昇電圧を示す信号を無線伝送するためのアンテナを備えてもよい。

Wireless transmission makes a wired connection obsolete.
無線伝送は、有線接続を不要にする。

US10466212
[0051] FIG. 3b is a simplified diagram showing an exemplary pixel 315 - 41 of FIG. 3a in additional detail.
【００４６】
  図３ｂは、図３ａの例示的な画素３１５－４１をさらに詳細に示す略図である。

Specifically, amplifier 317
 具体的には、増幅器３１７は、

includes a first NMOS transistor M 1 having

a drain terminal connected to a voltage source VOD,
電圧源ＶＯＤに接続されたドレイン端子と、

and a gate terminal connected to and controlled by the charge stored on floating diffusion FD,
フローティングディフュージョンＦＤ上に蓄積された電荷に接続され、それによって制御されるゲート端子と、

and a source terminal connected to the drain terminal of a second NMOS transistor M 2 and the gate terminal of a third NMOS transistor M 3 .
第２のＮＭＯＳトランジスタＭ２のドレイン端子および第３のＮＭＯＳトランジスタＭ３のゲート端子に接続されたソース端子

とを有する第１のＮＭＯＳトランジスタＭ１を備える。

The gate and source terminals of transistor M 2 are connected to ground,
トランジスタＭ２のゲート端子およびソース端子はアースに接続されており、

and the drain terminal of transistor M 3 is connected to voltage source VOD,
トランジスタＭ３のドレイン端子は電圧源ＶＯＤに接続されており、

whereby the output terminal of amplifier 317 is formed by the source terminal of transistor M 3 .
それにより、増幅器３１７の出力端子はトランジスタＭ３のソース端末によって形成される。

US10123731
The source of the first transistor 220 is connected to the collector and the base（＊定冠詞）.
第１のトランジスタ２２０のソースは、コレクタおよびベースに接続される。

The collector is connected to a ground terminal 224 . The collector and the emitter are also connected to the A/D converter 212 .
コレクタは、アース端子２２４に接続される。コレクタおよびエミッタはまた、Ａ／Ｄ変換器２１２に接続される。

US10089840
[0465] In one embodiment, the device may include self-capacitive touch sensors that may be formed from an array of self-capacitive pixels or electrodes. 
一実施形態では、デバイスは、自己静電容量式ピクセル又は電極のアレイから形成することができる自己静電容量式タッチセンサを備えることができる。

FIG. 21A depicts an example touch sensor circuit corresponding to a self-capacitance touch pixel electrode and sensing circuit.
図２１Ａは、自己静電容量式タッチピクセル電極に対応するタッチセンサ回路及びセンシング回路を示す。

Touch sensor circuit 2109 can have a touch pixel electrode 2102 with an inherent self-capacitance to ground associated with it,
タッチセンサ回路２１０９は、タッチピクセル電極に関連付けられたアース端子に対する固有自己静電容量を伴うタッチピクセル電極２１０２を有することができ、

and also an additional self-capacitance to ground that can be formed when an object, such as finger 2112 , is in proximity to or touching the touch pixel electrode 2102 . 
また、指２１１２などの物体がタッチピクセル電極２１０２に近接しているか、又はタッチしているときに形成することができるアース端子に対する追加の自己静電容量を有することができる。

EP3453072
[0206] Figure IOC presents a similar example, but relies on a small connector 1017 such as a standard MCX connector to connect a line 1019 from the antenna receiver/transmitter to the antenna structure 1011 and ground plane 1007.
【０１７８】
  図１０Ｃは、同様の例ではあるが、アンテナ受信機／伝送機からアンテナ構造体１０１１およびグランドプレーン１００７に、線１０１９を接続するための標準ＭＣＸコネクタなどの小型コネクタ１０１７に依拠する例を提示する。

Many types of small (e.g., no dimension greater than about an inch) connectors are available for making connections the necessary connection.
接続を必要な接続にするために、多くのタイプの小型（例えば、約１インチよりも大きな寸法のない）コネクタが使用可能である。

As connector 1017 does not include grounded shielding of cable 1003, a separate conductive line 1021 is used to route the ground plane 1007 to a ground terminal of connector 1017. 
コネクタ１０１７がケーブル１００３の接地遮蔽体を含まないので、グランドプレーン１００７をコネクタ１０１７のアース端子に繋げるのに、別個の導電線１０２１が使用される。

US9264013
[0032] In the interest of completeness, it should be appreciated that a diplexer such as diplexer 10 may be positioned in a chip set 60 for a transceiver as illustrated in FIG. 1C.
００２０】
  完全性のために、ダイプレクサ10などのダイプレクサは、図1Cに示した送受信機用のチップセット60内に配置され得ることを理解すべきである。

The chip set 60 includes a power amplifier 62 , a duplexer/filter 64 , a radio frequency (RF) switch module 66 ,
チップセット60は、電力増幅器62、デュプレクサ/フィルタ64、無線周波数(RF)スイッチモジュール66、

a passive combiner 68 , a receiver 70 , a tuner circuitry 72 (e.g., a first tuner circuitry 72 A and a second tuner circuitry 72 B), a diplexer 10 , a capacitor 74 , an inductor 76 , a ground terminal 78 and an antenna 80 . 
パッシブコンバイナ68、受信機70、チューナ回路72(たとえば、第1のチューナ回路72Aおよび第2のチューナ回路72B)、ダイプレクサ10、キャパシタ74、インダクタ76、アース端子78およびアンテナ80を備える。

US10984786
The third party computing service may then determine the user 301 has a wiring configuration with a ground wire and, based on the updated state of its verbal dialog state machine,
サードパーティコンピューティングサービスは、次いで、その口頭ダイアログステートマシンの更新された状態に基づいて、ユーザ301がアース線を有する配線構成を有すると決定し、

generate resolution data that causes automated assistant 120 to render vocal output, “Your wiring configuration is probably three-wire with ground.” 
自動化されたアシスタント120に「あなたの配線構成は、おそらくアースを有する3線式です(Your wiring configuration is probably three-wire with ground)」という音声出力をレンダリングさせる解決データを生成し得る。