低抵抗化

US2011303985(JP)
"[0007] In an MOS transistor, it is known that a compound layer formed of a compound of metal and silicon is provided on a highly doped silicon layer acting as a gate electrode, a source, and a drain. Lower-resistivity for the highly doped silicon layer can be achieved by forming a thick metal-silicon compound layer on the highly doped silicon layer. Also in SGT, the lower-resistivity for the highly doped silicon layer acting as a gate electrode, a source, and a drain can achieved by forming the thick metal-silicon compound layer on the highly doped silicon layer acting as a gate electrode, a source, and a drain. "

ＭＯＳトランジスタにおいて、ゲート電極、ソース及びドレインとなる高濃度シリコン層に、金属とシリコンとの化合物から形成された化合物層（以下、金属シリコン化合物層又は化合物層という）を形成することは知られている。高濃度シリコン層上に厚い金属シリコン化合物層を形成することにより、高濃度シリコン層をより低抵抗化することができる。ＳＧＴにおいても、ゲート電極、ソース及びドレインとなる高濃度シリコン層上に厚い金属シリコン化合物層を形成することにより、ゲート電極、ソース、ドレインとなる高濃度シリコン層をより低抵抗化することができる。

US2018151742(JP)
"[0202] Next, the insulator 406a_1, the semiconductor 406b_1, and the conductor 414 are processed by a lithography method or the like to form a multilayer film including the insulator 406a, the semiconductor 406b, and the conductor 415. The region 407 includes a region in which the resistance of the semiconductor 406b is reduced; thus, contact resistance between the conductor 415 and the semiconductor 406b is reduced. Note that when the multilayer film is formed, the insulator 402 is also subjected etching to have a thinned region in some cases. That is, the insulator 402 may have a protruding portion in a region in contact with the multilayer film (see FIGS. 13(A), (B), and (C)). "

[0148] 次に、絶縁体４０６ａ＿１、半導体４０６ｂ＿１および導電体４１４をリソグラフィー法などによって加工し、絶縁体４０６ａ、半導体４０６ｂおよび導電体４１５を有する多層膜を形成する。領域４０７は、半導体４０６ｂが低抵抗化された領域を有するので、導電体４１５と半導体４０６ｂ間のコンタクト抵抗が低抵抗化される。なお、多層膜を形成する際、絶縁体４０２もエッチングされ、一部の領域が薄くなる場合がある。即ち、絶縁体４０２は、多層膜と接する領域に凸部を有する形状となる場合がある（図１３（Ａ）、（Ｂ）および（Ｃ）参照。）。 

US2017278856(JP)
"[0143] For the above-described two thermal treatments, for example, a thermal treatment apparatus for heating the semiconductor substrate SB by using a carbon heater is used. In the first thermal treatment, the silicide layer having comparatively high resistance is formed by, for example, the heating at a temperature of about 260° C. for 30 to 60 seconds. Then, after the unreacted part of the metal film MF1 is removed by wet etching or others as described above, the second thermal treatment is further performed at 600° C. for 10 to 30 seconds, so that the silicide layer S1 having the reduced resistance is grown. Here, by separately performing the thermal treatments as described above, such abnormal growth of the silicide layer S1 as extending inside the semiconductor substrate SB can be prevented. Moreover, in the formation of the silicide layer S1, the abnormal growth of the silicide layer S1 can be suppressed by using nickel (Ni) metal containing platinum (Pt), so that a leak current in the diffusion region DF (in other words, the source region or the drain region) can be reduced. "

[0118] 上記２度の熱処理は、例えば、カーボンヒータにより半導体基板ＳＢを加熱する熱処理装置を用いる。１度目の熱処理は、例えば２６０°Cで３０〜６０秒加熱を行うことで、比較的高抵抗のシリサイド層を形成する。その後、上記のように未反応の金属膜ＭＦ１をウェットエッチングなどにより除去した後、さらに２度目の熱処理を、６００°Cで１０〜３０秒加熱を行うことで、低抵抗化されたシリサイド層Ｓ１を成長させる。ここで、このように２度に分けて熱処理を行うことで、シリサイド層Ｓ１が異常成長して半導体基板ＳＢ内において延伸することを防ぐことができる。また、シリサイド層Ｓ１の形成において、白金（Ｐｔ）を含有するニッケル（Ｎｉ）金属を用いることで、シリサイド層Ｓ１の異常成長を抑制でき、拡散領域ＤＦ（言い換えると、ソース領域またはドレイン領域）のリーク電流を低減できる。