要因

US7834633(SIEMENS AG [DE])
As a result of the high wiring outlay, these traditional solutions are not only costly in terms of time and money, but can also constitute a possible wiring error source.
配線経費が高くなる結果として、これらの従来の解決策によっては、時間と金銭に関し、コストがかかるだけでなく、配線不良の要因を構成してしまう。

US2015087417(KONAMI GAMING INC [US])
[0105] By collecting the occupancy information automatically, the Table Games Management System will maximize Table Play while reducing the human error factor. 
【００９９】
  [00105]稼働情報を自動的に収集することによって、テーブルゲーム管理システムはヒューマンエラーの要因を低減しながらテーブルプレイを最大化することになる。

US8391291(ALCATEL LUCENT [FR])
[0033] In this manner, the automatic determination makes it possible to avoid using a human operator, and to reduce both costs and error source.
【００２９】
  このようにして、自動決定によって人間のオペレータを使うことを回避し、費用及びエラーの要因を減らすことができる。

It also enables a better optimization of the validity period, enabling the ideal compromise between the non-termination of the binding of the address translation device and the load of the communication network.
これによって、有効期間のより良い最適化も可能となり、アドレス翻訳装置のバインディングの非送信と通信ネットワークの負荷との間の理想的な妥協点を可能とする。

US7646913(MICROSOFT CORP [US])
[0005] From a machine learning perspective, such variation makes handwriting recognition difficult for computers.
【０００５】
  機械の学習の観点からは、このような変動は、コンピュータにとって手書き文字認識を困難にする。

While intra-user characters (e.g., from the same user) have small variations,
ユーザ内キャラクタ（intra-user characters）（例えば、同じユーザからのキャラクタ）は変動が小さいが、

inter-user characters (e.g., from different users) have large variations and contribute to recognition errors. 
ユーザ間キャラクタ（inter-user characters）（例えば、異なるユーザからのキャラクタ）は変動が大きく、認識エラーの要因となる。

US7213216(SYNPLICITY INC [US])
As a result, some designers build prototype boards using multiple ICs such as field programmable gate arrays (FPGAs) to verify their ASIC designs. However, there are still problems with debugging the hardware design. 
【０００５】
  結果として、一部の設計者は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などの複数のＩＣを用いてプロトタイプ基板を構築し、自身のＡＳＩＣ設計を検証している。

 However, there are still problems with debugging the hardware design. 
しかしながら、ハードウェア設計のデバッグには依然として問題がある。

When an error is detected during debug, designers may attempt to tap signals of interest from the circuit and use a logic analyzer to determine the cause of the error. 
デバッグ中にエラーが検出されると、設計者は回路から関心信号をタップするように試みて、ロジックアナライザを用いてエラーの要因を判断することができる。

US6259084(HEWLETT PACKARD CO [US])
Various characteristics of optical sensors used in scanning operations may contribute to error in association of position data with image data.
走査動作において使用される光学センサのあらゆる特性は、位置データの画像データとの関連付けにおけるエラーの要因となる可能性がある。