Article 25, PCT

Article 25
Review by Designated Offices
指定官庁による検査

(1)(a)  Where the receiving Office has refused to accord an international filing date or has declared that the international application is considered withdrawn, or where the International Bureau has made a finding under Article 12(3), the International Bureau shall promptly send, at the request of the applicant, copies of any document in the file to any of the designated Offices named by the applicant.
（１）（ａ） 受理官庁が国際出願日を認めることを拒否した場合若しくは国際出願は取り下げられたものとみなす旨を宣言した場合又は国際事務局が第十二条（３）の規定により所定の期間内に記録原本を受理しなかつたと認定した場合には、国際事務局は、出願人の請求に応じ、出願人が特定した指定官庁に対し当該出願に関する書類の写しを速やかに送付する。

(b) Where the receiving Office has declared that the designation of any given State is considered withdrawn, the International Bureau shall promptly send, at the request of the applicant, copies of any document in the file to the national Office of such State.
（ｂ） 受理官庁がいずれかの国の指定は取り下げられたものとみなす旨を宣言した場合には、国際事務局は、出願人の請求に応じ、当該国の国内官庁に対し当該出願に関する書類の写しを速やかに送付する。

(c)  The request under subparagraphs (a) or (b) shall be presented within the prescribed time limit.
（ｃ） （ａ）又は（ｂ）にいう請求は、所定の期間内に行う。

(2)(a)  Subject to the provisions of subparagraph (b), each designated Office shall, provided that the national fee (if any) has been paid and the appropriate translation (as prescribed) has been furnished within the prescribed time limit, decide whether the refusal, declaration, or finding, referred to in paragraph (1) was justified under the provisions of this Treaty and the Regulations, and, if it finds that the refusal or declaration was the result of an error or omission on the part of the receiving Office or that the finding was the result of an error or omission on the part of the International Bureau, it shall, as far as effects in the State of the designated Office are concerned, treat the international application as if such error or omission had not occurred.
（２）（ａ） （ｂ）の規定に従うことを条件として、各指定官庁は、必要な国内手数料の支払及び所定の適当な翻訳文の提出が所定の期間内にあつた場合には、（１）の拒否、宣言又は認定がこの条約及び規則に照らし正当であるかどうかを決定するものとし、その拒否若しくは宣言が受理官庁の過失の結果であり又はその認定が国際事務局の過失の結果であると認めた場合には、当該国際出願を、当該指定官庁に係る国における効果に関する限り、このような過失の結果が生じなかつたものとして取り扱う。

(b)  Where the record copy has reached the International Bureau after the expiration of the time limit prescribed under Article 12(3) on account of any error or omission on the part of the applicant, the provisions of subparagraph (a) shall apply only under the circumstances referred to in Article 48(2).
（ｂ） （ａ）の規定は、記録原本が出願人の過失により第十二条（３）にいう所定の期間の満了の後に国際事務局に到達した場合について準用する。ただし、第四十八条（２）の規定が適用される場合に限る。

Article 48
Delay in Meeting Certain Time Limits
(1)  Where any time limit fixed in this Treaty or the Regulations is not met because of interruption in the mail service or unavoidable loss or delay in the mail, the time limit shall be deemed to be met in the cases and subject to the proof and other conditions prescribed in the Regulations. 

(2)(a)  Any Contracting State shall, as far as that State is concerned, excuse, for reasons admitted under its national law, any delay in meeting any time limit.

(b)  Any Contracting State may, as far as that State is concerned, excuse, for reasons other than those referred to in subparagraph (a), any delay in meeting any time limit.
（１） この条約又は規則に定める期間が郵便業務の中断又は避けることのできない郵便物の亡失若しくは郵便の遅延によつて遵守されなかつた場合において、規則に定める場合に該当し、かつ、規則に定める立証その他の条件が満たされているときは、期間は、遵守されたものとみなす。
（２）（ａ） 締約国は、期間が遵守されていないことが国内法令で認められている遅滞の事由と同一の事由による場合には、自国に関する限り、遅滞を許すものとする。
（ｂ） 締約国は、期間が遵守されていないことが（ａ）の事由以外の事由による場合であつても、自国に関する限り、遅滞を許すことができる。

 

https://www.wipo.int/export/sites/www/pct/ja/docs/pct.pdf

部品を撮像

US2019191607
[0033] Referring back to FIG. 2, in order to aid the picking and placing of components, embodiments of a PCB assembly machine 10 may further include a second camera system 140.
図２に戻って参照すると、部品の取上げおよび配置を補助するために、ＰＣＢ組立機１０の実施形態は、第２のカメラ・システム１４０を更に含んでもよい。

The second camera system 140 may comprise an upward looking camera, which may image an electronic component prior to its placement on to PCB 90.
第２のカメラ・システム１４０は上向きカメラを備えてもよく、それはＰＣＢ９０への配置前の電子部品を撮像してもよい。

From the obtained image, the control system of the pick and place machine 100 may determine whether or not the electronic component is place-able or not and the relationship of the component to the pick and placement system 125.
獲得した画像から、ピック・アンド・プレース機１００の制御システムは、電子部品が配置可能であるか否かを、およびピック・アンド・プレース・システム１２５に対する部品の関係を決定してもよい。

Additionally, the second camera system 140 may help facilitate accurate placement of an electronic component on to a PCB.
追加的に、第２のカメラ・システム１４０は、ＰＣＢへの電子部品の正確な配置を容易にするのに役立ってもよい。

US10006888
Ultrasound scanning is often used for non-destructive inspection of manufactured parts.
製造部品の非破壊検査のために超音波走査が用いられることが多々ある。

For example, an ultrasound scanning apparatus may be comprised of a one-dimensional (1D) or two-dimensional (2D) array of transducers that image a part using ultrasound waves.
例えば、超音波走査装置は、超音波を用いて部品を撮像するトランスデューサの一次元（１Ｄ）又は二次元（２Ｄ）アレイから成り得る。

EP3304894
[00107] To mitigate the issue of too many cameras on the rig, the rig size can be designed with a larger size to accommodate the additional cameras and allow the stitching ratio to remain the same (or substantially the same).
リグ上のカメラが多すぎるという問題を緩和するために、リグサイズは、付加的なカメラを収容してスティッチング比を同じ（または実質的に同じ）ままに維持できるようにより大きいサイズで設計され得る。

To ensure that the stitching algorithm samples content in images taken near to the center of the lens during capture,
スティッチングアルゴリズムが、キャプチャ時にレンズの中心近くで撮影された画像内のコンテンツを確実にサンプリングするように、

the stitching ratio can be fixed to determine an angle [a] of the cameras with respect to the rig.
スティッチング比はリグに対するカメラの角度［α］を求めるように固定され得る。

For example, FIG. 10 shows that sampling near the center of the lens improves image quality and minimizes geometric distortions.
たとえば、図１０は、レンズの中心近くでサンプリングすると画像品質が向上し、幾何学的な歪みが最小化されることを示す。

In particular, smaller angles [a] can help avoid rig occlusions (e.g., cameras imaging parts of the rig itself).
特に、角度［α］が小さいほどリグオクルージョン（たとえば、カメラがリグ自体の部品を撮像すること）を回避するのに役立ち得る。

US2010011938
[00169] The system 1000 for interior measurement may be more specifically adapted to a particular imaging context.
内部測定用のシステム１０００を、特定の画像形成状況に対してより特別に適合させることができる。

For example, the inflatable membrane 1002 may be shaped and sized for insertion into (and inflation within) a human ear canal,
たとえば、膨張性の膜１００２を人間の外耳道に挿入するのに適した（及び、該外耳道内で膨張させるのに適した）形状及びサイズにすることができ、

or more specifically, may have a compressed (e.g., non-inflated) shape that is shaped and sized for insertion into a human ear
またはより具体的には、人間の耳に挿入するのに適した形状及びサイズにされた圧縮された（たとえば、膨張していない）形態を有することができ、

so that the inflatable membrane 1002 may be inserted into the ear canal, inflated, and then used to capture a three-dimensional image of the ear canal.
これによって、膨張性の膜１００２を、外耳道に挿入して膨らませることができ、その後、該外耳道の３次元画像を撮像するために使用することができる。

More generally, the system 1000 may be usefully employed to image biological cavities such as a bladder, stomach, ear canal, and so forth, or to image machine parts such as piston chambers, tanks, and other containers.
より一般的には、嚢、胃、外耳道などの生物学的空洞（生体空洞）を撮像するために、または、ピストン・チャンバー、タンク、及び他の容器などの機械部品を撮像するために、システム１０００を有効に利用することができる。

US9805510
The estimated shading model carries a great deal of information about the lighting environment without necessarily needing to separate out the underlying sources/types of information.
推定シェーディングモデルは、照明環境についての膨大な情報を含むが、それぞれの基となる情報のソース／種類は必ずしも区別されなくてもよい。

For example, the estimated shading model captures the nature of the lighting on the target object without necessarily determining the actual lighting source.
例えば、推定シェーディングモデルが、対象物体の照明の特性を捉えることに、実際の照明源を判定する必要はないのである。

This is achieved by, possibly at a pixel level, determining the difference between the observed object via the sensor and the known ideal condition of the object based on the albedo model.
これは、センサにより観察された物体と、アルベドモデルに基づく物体の既知の理想的状態との間の例えば画素レベルでの差異を判定することで可能となる。

However, an environment error map can be derived from comparing the actual representation (based on the digital representation of a captured image of the object) to the expected representation (based on the estimated shading model relative to the albedo model).
或いは、実際の表現（物体の撮像画像のデジタル表現に基づく）を想定された表現（アルベドモデルに対する推定シェーディングモデルに基づく）と比較することで、環境エラーマップを導出してもよい。

Such an error map can identify artifacts related to the sensor or otherwise present in the environment.
このようなエラーマップにより、センサに対応する又はその他要因で環境に存在するアーチファクトが特定できる。

As an example of this, consider a scenario where a cell phone's lens has a finger print smudge on the surface of the lens.
この例として、携帯電話のレンズ表面に指紋汚れがついている場合を考える。

Although the smudge does not affect the lighting in the environment (and therefore the expected shading of the object), it will affect the nature of the captured digital representation.
このような汚れは、環境（したがって、物体の想定されるシェーディング）の照明に影響しないが、取得されるデジタル表現の特性には影響する。

Further, the smudge will affect how captured images will be displayed or rendered for the user.
更に、汚れはユーザに対する撮像画像の表示又はレンダリングに影響する。

The sensor environment error map will account for such sensor-related anomalies without explicitly estimating such an anomaly.
センサ環境エラーマップにより、そのようなセンサ関連異常を、異常を精確に推定することなく理解できる。

The sensor-error map approach is generally advantageous because it offers a lightweight approach for determining an impact of the environmental artifacts, at a point of capture via a sensor, on the captured data.
センサエラーマップを利用した手法は概して、センサによる撮像時の、撮像データ上の環境的アーチファクトの影響を判定する低負荷な方法が得られるという点で有効である。

It should be appreciated that the sensor, a camera for example, is the last point of entry of data into the device as it leaves the environment.
例えばカメラのようなセンサは、環境からのデータが装置に入る際の、最終入力点となることが理解されよう。

Thus the data collected by sensor represents the observed environmental state of the object.
センサにより収集されたデータは、物体の観察環境状態を表す。

Therefore, in an alternative embodiment (and as illustrated further in the context of FIG. 7), an environmental error map can be used to supplement the method illustrated in FIG. 1
したがって、別の実施形態（図７において更に説明される）において、環境エラーマップを使用して、図１記載の方法を補強してもよい。

to identify sensor environment anomalies to be included in the rendering of AR content to give it a more realistic feel.
即ち、ＡＲコンテンツのレンダリングに含まれるようなセンサ環境異常を特定してより現実的感覚が得られる。

WO2018160883
[0028] As indicated above, display management systems can use a non-uniform color space (or a color space that is different than a color space used by the colorist in the color grading process).
上記のように、ディスプレイ管理システムは、不均等な色空間（またはカラーグレーディング処理においてカラリストによって使用される色空間とは異なる色空間）を使用することができる。

These display management systems are often part of an image processing pipeline, such as the image processing pipeline in Figure 1.
これらのディスプレイ管理システムは、図１における画像処理パイプラインなどの画像処理パイプラインの一部であることが多い。

The image processing pipeline in Figure 1 can include an image source 10, such as a camera (which captures either video or still images),
図１における画像処理パイプラインは、カメラ（映像または静止画像のいずれを撮像するものでもよい）などの画像ソース１０を含み得る。

and image data representing an image is provided by the image source 10 to a data processing system, such as colorist adjustment system 12,
画像を表す画像データは、画像ソース１０によって、カラリスト調整システム１２などのデータ処理システムに与えられる。

that can be used by a colorist 16 to manipulate or adjust one or more captured images by providing one or more manipulation or adjustment inputs or commands 17. 
そのデータ処理システムは、カラリスト１６が１つ以上の操作または調整入力またはコマンド１７を与えることで１つ以上の撮像画像を操作または調整するために、使用され得る。

処理

WO2009129612
Figure 6B is a schematic diagram of a packet preparation process for superposition of a packet for use in interference cancellation according to an embodiment of the invention
【図６Ｂ】本発明の実施例による干渉の打ち消しに使用するためのパケットの重ね合わせのためのパケット作成処理を示す概略図である。

EP3465619
[00223] Additionally or alternatively, this reference canvas 160128 can then be used in the other modes.
これに加えて又はこれに代えて、この基準キャンバス１６０１２８を他のモードで使用することもできる。

In some examples, multiple reference canvases 160132 can be created and connected to reflect the complete physical structure of the scene.
一部の例では、複数の基準キャンバス１６０１３２を作成してシーンの完全な物理的構造を反映するように接続することができる。

Reference canvas one 160128 can be used to simplify the creation process of canvas two 160132 if both physical structures represented by the canvases are orthogonal to each other.
基準キャンバスの１つ１６０１２８を使用して、キャンバスによって表される両方の物理的構造が互いに直交する場合にキャンバス２の１６０１３２の作成処理を単純化することができる。

In this case two points e.g. the height and right start point 160124 of canvas two 160132 may already be defined by canvas one 160128 and only e.g. the length of canvas two 160132 has to be defined to create the second canvas.
この場合に、２つの点、例えば、キャンバス２の１６０１３２の高度及び右開始点１６０１２４を予めキャンバス１の１６０１２８によって定義することができ、例えば、キャンバス２の１６０１３２の長さを第２のキャンバスを発生させるために定義しなければならない。

US2012278166
[0044] The information item concept extractor 140 uses a similar process to obtain concepts for each of a set of information items and weightings associated with each concept.
情報アイテム概念抽出部１４０が、類似する処理を用いて、情報アイテム・セットの各情報アイテムに関する概念、および各概念に関連付けられた重み付けを得る。

The information items comprise advertisements in the examples above, and FIG. 5 illustrates an example of a typical advertisement.
情報アイテムは、前述の例における広告を備えており、図５は、典型的な広告の例を示す。

An advertisement may have multiple components from which to extract concepts.
広告は、概念が抽出されるための複数の構成要素を有し得る。

In the embodiment of FIG. 5, the components comprise the title of the advertisement 510, tags associated with the advertisement 520, content of the advertisement 530, and a URL linked to by the advertisement 540.
図５の実施形態において、構成要素は、広告のタイトル５１０と、広告に関連付けられたタグ５２０と、広告のコンテンツ５３０と、広告によってリンクされたＵＲＬ５４０とを備え得る。

Other embodiments may have more or fewer components or components similar to those shown in FIG. 5.
他の実施形態が、図５に示される構成要素より多い、または少ない構成要素、あるいは類似した構成要素を有することが可能である。

WO2008030779
[00128] Figure 21 is a flowchart illustrating an animated process for rendering an email service interface that includes a user selected image in accordance with some embodiments.
図２１は、一部の実施形態によるユーザ選択の画像を含む電子メールサービスインタフェースをレンダリングするための動画化された処理を示す流れ図である。

After detecting the user selection of Email photo icon 1208 (2102),
電子メール写真アイコン１２０８のユーザ選択を検知した（２１０２）後、

the portable electronic device animates a process of introducing an email message template onto the touch screen and placing the image into a predefined region of the email message template.
携帯式電子デバイスは、電子メールメッセージテンプレートをタッチスクリーンに導入し、画像を電子メールメッセージテンプレートの所定の領域に配置する処理を動画化する。

In some embodiments, the animation includes
一部の実施形態では、アニメーションは、

initially reducing the image's size (Figure 13A) (2104);
最初に画像のサイズを低減する段階（図１３Ａ）（２１０４）、

sliding or otherwise rendering an email message template behind the image 1106 (Figure 13B) (2106);
画像１１０６の背後の電子メールメッセージテンプレートをスライドさせるか又はそうでなければレンダリングする段階（図１３Ｂ）（２１０６）、

and fitting the image into the message body field (Figure 13C) of an email composition user interface 1300C (2108).
及び電子メール作成ユーザインタフェース１３００Ｃのメッセージ本体フィールド（図１３Ｃ）に画像を嵌め込む段階（２１０８）を含む。

EP3117547
[0041] At access point 110, Nap antennas 224a through 224ap receive the uplink signals from all Nup user terminals transmitting on the uplink.
アクセスポイント110において、N_ap個のアンテナ224aから224apは、アップリンク上で送信するすべてのN_up個のユーザ端末からアップリンク信号を受信する。

Each antenna 224 provides a received signal to a respective receiver unit (RCVR) 222.
各アンテナ224は、受信信号をそれぞれの受信機ユニット(RCVR)222に与える。

Each receiver unit 222 performs processing complementary to that performed by transmitter unit 254 and provides a received symbol stream.
各受信機ユニット222は、送信機ユニット254によって実行された処理を補足する処理を実行し、受信シンボルストリームを与える。

An RX spatial processor 240 performs receiver spatial processing on the Nap received symbol streams from Nap receiver units 222 and provides Nup recovered uplink data symbol streams.
RX空間プロセッサ240は、N_ap個の受信機ユニット222からのN_ap個の受信シンボルストリームに対して受信機空間処理を実行し、N_up個の復元されたアップリンクデータシンボルストリームを与える。

The receiver spatial processing is performed in accordance with the channel correlation matrix inversion (CCMI), minimum mean square error (MMSE), soft interference cancellation (SIC), or some other technique.
受信機空間処理は、チャネル相関行列反転(CCMI)、最小平均2乗誤差(MMSE)、ソフト干渉消去(SIC)、または何らかの他の技法に従って実行される。

Each recovered uplink data symbol stream is an estimate of a data symbol stream transmitted by a respective user terminal.
各復元されたアップリンクデータシンボルストリームは、それぞれのユーザ端末によって送信されたデータシンボルストリームの推定値である。

An RX data processor 242 processes (e.g., demodulates, deinterleaves, and decodes) each recovered uplink data symbol stream in accordance with the rate used for that stream to obtain decoded data.
RXデータプロセッサ242は、復号データを得るために、そのストリームのために使用されたレートに応じて各復元されたアップリンクデータシンボルストリームを処理(たとえば、復調、デインターリーブ、および復号)する。

The decoded data for each user terminal may be provided to a data sink 244 for storage and/or a controller 230 for further processing.
各ユーザ端末の復号データは、記憶のためにデータシンク244に与えられ、かつ/またはさらなる処理のためにコントローラ230に与えられ得る。

US10334458
In the event a wireless node is not sequenced for transfer by the transfer impact analysis routine 300 after a predetermined number of times as determined at block 312, the transfer impact analysis routine 300 may revert to a skip condition to avoid an infinite loop.
転送衝撃解析ルーチン３００により無線ノードが転送の順序策定を行われていない場合、ブロック３１２にて判断される所定の回数の後、転送衝撃解析ルーチン３００は無限ループを避けるためにスキップ条件へ戻る。

An example of a skip condition routine 400 is shown in FIG. 10.
スキップ条件ルーチン４００の例を図１０に示す。

In summary, the skip condition routine 400 provides a process for selecting a wireless node for “blind” transfer from the source wireless mesh network to the destination wireless mesh network.
要約すると、スキップ条件ルーチン４００は転送元無線メッシュネットワークから転送先無線メッシュネットワークへ「匿名」転送を行う無線ノードを選択する処理を提供する。

The transfer is considered “blind” because it is based primarily on its impact on the source wireless mesh network and without consideration of the impact of the wireless node on the destination wireless mesh network in order to break the infinite loop.
無限ループを破ることを目的として転送元の無線メッシュネットワークへの衝撃に主に基づいており、転送先の無線メッシュネットワーク内の無線ノードへの衝撃は考慮しないために、転送は「匿名」であると考えられる。

Once the skip condition routine 400 determines which wireless node to transfer to the destination wireless mesh network,
スキップ条件ルーチン４００がどの無線ノードを転送先無線メッシュネットワークへ転送するかを判断すれば、

the skip condition 400 routine reverts to the append routine of FIG. 12 (described further below) to include this wireless node in the transfer sequence.
スキップ条件４００ルーチンは、該無線ノードを転送シーケンスに含めるために、図１２の追加ルーチン（以下に更に説明される）へ戻る。

If an infinite loop scenario is encountered again, the transfer impact analysis routine 300 will utilize the skip condition routine 400 again for another “blind” transfer.
もしも再び無限ループシナリオに遭遇すれば、転送衝撃解析ルーチン３００は別途「匿名」転送を行うためにスキップ条件ルーチン４００を使用する。

US10453193
Turning now to FIG. 1, a schematic diagram of an ultrasound imaging system 100 in accordance with an embodiment of the invention is seen.
次に図１を参照すると、本発明の一実施形態による超音波撮像システム１００の概略図が示されている。

The ultrasound imaging system 100 includes a transmit beamformer 101 and a transmitter 102 that drives elements 104 within a transducer array, herein referred to as probe 106, to emit pulsed ultrasonic signals into a body (not shown).
超音波撮像システム１００は、本明細書ではプローブ１０６と呼ばれるトランスデューサアレイ内の素子１０４を駆動してパルス超音波信号を体（図示せず）内に放出する送信ビーム形成器１０１および送信器１０２を含む。

According to an embodiment, the probe 106 may be a one-dimensional transducer array probe.
一実施形態によれば、プローブ１０６は、一次元トランスデューサアレイプローブとすることができる。

However, in some embodiments, the probe 106 may be a two-dimensional matrix transducer array probe.
しかし、いくつかの実施形態では、プローブ１０６は、二次元マトリクストランスデューサアレイプローブであってもよい。

After the elements 104 of the probe 106 emit pulsed ultrasonic signals into a body (of a patient), the pulsed ultrasonic signals are back-scattered from structures within an interior of the body, like blood cells or muscular tissue, to produce echoes that return to the elements 104.
プローブ１０６の素子１０４がパルス超音波信号を（患者の）体内に放出した後、パルス超音波信号は、血球または筋肉組織のような体内の構造から後方散乱され、素子１０４に戻るエコーを生成する。

The echoes are converted into electrical signals, or ultrasound data, by the elements 104 and the electrical signals are received by a receiver 108.
エコーは、素子１０４によって電気信号または超音波データに変換され、電気信号は、受信器１０８によって受信される。

The electrical signals representing the received echoes are passed through a receive beamformer 110 that outputs ultrasound data.
受信されたエコーを表す電気信号は、超音波データを出力する受信ビーム形成器１１０を通過する。

According to some embodiments, the probe 106 may contain electronic circuitry to do all or part of the transmit beamforming and/or the receive beamforming.
いくつかの実施形態によれば、プローブ１０６は、送信ビーム形成および／または受信ビーム形成のすべてまたは一部を行う電子回路を含むことができる。

For example, all or part of the transmit beamformer 101, the transmitter 102, the receiver 108, and the receive beamformer 110 may be situated within the probe 106.
たとえば、送信ビーム形成器１０１、送信器１０２、受信器１０８、および受信ビーム形成器１１０のすべてまたは一部は、プローブ１０６内に位置付けすることができる。

The terms “scan” or “scanning” may also be used in this disclosure to refer to acquiring data through the process of transmitting and receiving ultrasonic signals.
本開示において、「スキャン」または「スキャニング」という用語は、超音波信号を送信および受信する処理を介してデータを取得することを指すために使用することもできる。

The term “data” may be used in this disclosure to refer to either one or more datasets acquired with an ultrasound imaging system.
本開示において、「データ」という用語は、超音波撮像システムで取得された１つまたは複数のデータセットのいずれかを指すために使用することができる。

A user interface 115 may be used to control operation of the ultrasound imaging system 100, including to control the input of patient data (e.g., patient medical history), to change a scanning or display parameter, and the like.
ユーザインターフェース１１５は、患者データ（たとえば、患者の病歴）の入力を制御すること、ならびにスキャニングまたは表示パラメータを変更することなどを含む超音波撮像システム１００の動作を制御するために使用することができる。

The user interface 115 may include one or more of the following: a rotary, a mouse, a keyboard, a trackball, hard keys linked to specific actions, soft keys that may be configured to control different functions, and a graphical user interface displayed on a display device 118.
ユーザインターフェース１１５は、回転部、マウス、キーボード、トラックボール、特定の動作にリンクされたハードキー、異なる機能を制御するように構成することができるソフトキー、および表示装置１１８に表示されるグラフィカルユーザインターフェースの１つまたは複数を含むことができる。

EP3013896
[0048] "Crosslinked," "cured" and similar terms mean that
 「架橋された」、「硬化」、及び同様の用語は、

the polymer, before or after it is shaped into an article, was subjected or exposed to a treatment which induced crosslinking
物品に成形される前及び成形された後のポリマーが架橋を誘発する処理を受けたか、もしくはそれに曝され、

and has xylene or decalene extractables of less than or equal to 90 weight percent (i.e., greater than or equal to 10 weight percent gel content).
９０重量パーセント以下（すなわち、１０重量パーセント以上のゲル含量）のキシレンまたはデカレン（ｄｅｃａｌｅｎｅ）抽出物を有することを意味する。

US2017335079
[0077] The resin-component is preferably an epoxy resin,
樹脂成分としてはエポキシ樹脂が好ましい。

although aspects of the present disclosure contemplate improving the processing of any composite material fabricated by associating a plurality of plies into a composite material comprising a prepreg ply assembly,
しかしながら、本開示の態様においては、複数の層を結合させて、プリプレグ層アセンブリを含む任意の複合材料を作製する処理を改善することが想定されており、

where the fiber component may be any suitable fiber material used to fabricate composite materials,
繊維成分は、複合材料を作製するために使用される任意の適切な繊維成分であってもよいし、

and the resin component may be any suitable resin component used to fabricate composite materials.
樹脂成分は、複合材料を作製するために使用される任意の適切な樹脂成分であってもよい。

設置台

US8878396
Referring now to FIG. 10, an example equipment stand 1000 is shown.
次に図１０を参照しながら、機器設置台１０００の例について説明する。

The equipment stand 1000 can be used to store and protect circuitry, such as is shown in FIGS. 2-9, above, at a power station, or in some other location near electrical equipment to be protected.
機器設置台１０００は、以上の図２～９で説明したように、発電所や保護対象となる電気機器の近辺で、回路を格納および保護するために使う。

In some embodiments, the equipment stand 1000 represents an embodiment of a structure upon which the electrical protection circuit 102 of FIG. 1 can be mounted.
 実施形態によっては、機器設置台１０００は、その上に図１の電気的保護回路１０２を搭載できる構造物を指すこともある。

WO2012160342
Located around the lancet 52, and moveable relative thereto, is a piston 56 having a central bore 57.
ランセット５２の周囲には、中央穴５７を有するピストン５６が、それに関して移動可能に設置されている。

The bore 57 is stepped, having a narrower section 58, through which the sharpened end 54 of the lancet 52 passes, extending towards the distal end 60 of the piston 56, and a wider section 59 extending towards the proximal end 61 of the piston 56.
穴５７には段差が付けられ、ランセット５２の鋭利端５４が通過する、ピストン５６の遠位端６０に向かって延びる狭い部分５８と、ピストン５６の近位端６１に向かって延びる広い部分５９と、がある。

The resulting inward step provides a locating seat 62 for an end of a compression spring 63, which is also located around the lancet 52 within the wider section 59 of the piston bore 57.
その結果としてできる内向きの段差は、圧縮ばね６３の端の設置台座６２となり、ばねはまた、ピストンの穴５７の広い部分５９の中ではランセット５２の周囲に位置している。

The other end of the spring 63 is mounted within the retainer 51, so as to bias the piston 56 away from the retainer 51 towards the top of the beverage delivery outlet 20.
ばね６３の反対の端は保持手段５１の中に取り付けられており、それによってピストン５６は保持手段５１と反対方向に、飲料供給用排出口２０の上部に向かって付勢される。

The bias of the spring 63 sets the breaking pressure of the valve 50.
ばね６３の付勢力によって弁５０のブレーク圧（breaking pressure）が設定される。

WO2007088206
The skilled person will further appreciate that the kinematic configuration proposed herein challenges the established belief that SCARA, i.e. a certain type of PRR configuration, is considered most appropriate for laparoscopic applications.
また、本願において提案されている動作構成が、ＳＣＡＲＡ、すなわちＰＲＰ構成の一種が腹腔鏡用途に最も適するという確立された考え方に対して挑戦するものであることも当業者に理解されよう。

This long established belief is confirmed in patent and scientific literature e.g. in the paper "A Robotic Case Study: Optimal Design For Laparoscopic Positioning Stands"; A. Faraz and Sh. Payandeh; Proceedings of the 1997 IEEE Int. Conf. on Robotics and Automa- tion; April 1997; (see paragraph 2.2. in particular).
 この長く確立されてきた考え方は、特許や科学文献、例えば１９９７年４月のＩＥＥＥロボット工学及び自動化国際会議記事録、A. Faraz及びSh. Payandeh著論文「ロボット工学ケーススタディ：腹腔鏡設置台のための光学的設計」（特にパラグラフ２．２参照）において確認されている。

導入源

WO2008027330
In some embodiments, the surface 110 of the substrate 112 has openings 160 therein that couple each of the closed cells 105 to a source 170 of the medium 120. E.g., as illustrated in Fig. 1, the source 170 can comprise a chamber 172 filled with the medium 120 and coupled to the openings 160. The amount of medium 120 fed into the cells 105 form the source can be controlled with a regulator 174 (e.g., a valve) . In such embodiments, it is desirable to adjust the pressure of medium 120 fed from the source 170 into the cells 105 so as to exceed the critical pressure. In still other cases, the apparatus 100 can be configured to electrolytically convert portions of the fluid 140 into additional medium 120, such as described in U.S. Patent Application No. 11/227,735, which is incorporated by- reference herein in its entirety.

 ある実施例では、基体１１２の表面１１０は閉セル１０５の各々を媒質１２０の導入源１７０に結合する開口部１６０を有する。例えば、図１に示すように、導入源１７０は媒質１２０で満たされ、開口部１６０に結合されたチャンバ１７２を備えることができる。導入源からセル１０５に供給される媒質１２０の量はレギュレータ１７４（例えば、弁）で制御される。このような実施例では、導入源１７０からセル１０５に供給される媒質の圧力が臨界圧力を超えるように調整するのが望ましい。さらに他の場合、装置１００は、米国特許出願第１１／２２７７３５号（その全体が参照としてここに取り込まれる）に記載されるように、流動体１４０の部分を追加の媒質１２０に電気分解的に変換するように構成されていてもよい。

US2007074766
[0060] In another example, there are systems where none of the conduits are columns. An example is an application where it is desired to vaporize a sample and then direct the sample in a known fashion to multiple pathways (different analytical techniques each getting a portion). It is possible to use a conduit to connect the inlet to a purged splitter, and then have multiple restrictors leading to the multiple destinations. A flexible system would allow the split-path side to be operated somewhat independently from the flow from the initial introduction source.

別の例では、導管のいずれもがカラムでないシステムがある。一例は、サンプルを気化させ、次いで、既知の方法でそのサンプルを複数の経路（それぞれが一部を取得する異なった分析技法）に方向付けることが望ましいアプリケーションである。導管を使用して、流入口をパージ分配器（purged splitter）に接続し、次いで、複数の目的地につながる複数のリストリクタを有することが可能である。柔軟なシステムによって、初期導入源（initial introduction source）からの流れとは幾分独立に分配経路側（split-path side）を動作させることが可能になる。

薄膜を成長させる

US2015287425
[0036] FIG. 7(a) shows the absorption cross-section of spherical plasmonic nanoparticles with a 15 nm radius.
図７（ａ）は、半径１５ｎｍの球状プラズモニックナノ粒子の吸収断面積を示す。

Dielectric permittivities retrieved from thin films of Au and TiN, grown at 400° C. and 800° C., are used in the calculation for accurate results.
４００℃および８００℃でＡｕおよびＴｉＮの薄膜を成長させて、誘電率を測定し、吸収断面積を正確に算出した。

The results show that TiN provides better absorption efficiencies when compared to Au.
その結果、Ａｕと比較してＴｉＮは優れた吸収効率を有することが示された。

Due to the non-stoichiometric nature of TiN, it is also possible to obtain particles with different resonance strengths and spectral positions.
ＴｉＮは不定比化合物であることから、共鳴強度やスペクトル位置の異なる粒子を得ることも可能である。

WO2014065949
[0008] In addition to being flat, the substrates must also be smooth and free of mechanical damage on the surface.
平坦であることに加えて、基板は滑らかで、表面上に機械的損傷のないものでなければならない。

This requirement is mandatory, as part of the device fabrication process the substrate will be placed into a chemical vapor deposition epitaxy process, which is used to grow crystalline thin films.
この要求は、結晶性薄膜を成長させるのに使用する化学気相成長エピタキシプロセス中に基板が置かれるデバイス製造プロセスの一部として、必須である。

As the thin film grows, it replicates the crystal structure presented on the substrate's surface.
薄膜が成長するにつれて、この薄膜は基板の表面上に生じる結晶構造を複製する。

Consequently, excessive roughness and mechanical damage on the substrate's surface would result in poor film quality.
結果として、基板表面の過度な粗さ及び機械的損傷により、膜質の劣化をもたらすであろう。

WO2010096261
[0038] At block 188 (FIG. 4), the trench dielectric layers 123, 163, and 167 may be formed.
ブロック１８８（図４）では、トレンチ誘電体層１２３、１６３および１６７を形成してよい。

This action may comprise growing a thin oxide layer on the trench sidewalls at a high temperature of HOO⁰C or more in a dry oxygen environment (no water vapor) that is diluted with an inert gas.
この動作は、不活性ガスで希釈されたドライ酸素環境（水蒸気を含まない）で、１１００℃以上の高温でトレンチの側壁上に酸化薄膜を成長させるステップを含んでよい。

The oxide layer, which is also referred to herein as the "shield oxide layer," may be grown to a thickness in the range of about 400 Angstroms to 600 Angstroms, with a thickness of about 500 Angstroms being preferred.
本願で「シールド酸化膜」ともいう酸化膜を、約４００オングストロームから６００オングストロームの範囲の厚さに成長させてよいが、約５００オングストロームの厚さが好ましい。

Since the mesa tops are exposed during the growth process, the shield oxide layer is also formed over the mesa tops.
成長プロセス中、メサのトップが露出されるので、シールド酸化膜は、メサのトップにも形成される。

In one typical implementation, the growth temperature is in the range of 1125⁰C to 1200⁰C,
一般的な実現例では、成長温度は、１１２５℃から１２００℃の範囲であるが、

with a value of about 1175⁰C (±10°C) being preferred, and the environment comprises 50% oxygen and 50% argon (e.g., flow rate of each gas of 10 liters per minute).
約１１７５℃（±１０℃）の値が好ましく、環境は、５０％の酸素と５０％のアルゴン（例えば、毎分１０リットルの各ガスの流量）からなる。

The combined use of the high growth temperature and diluted dry oxygen environment to grow the shield oxide layer is unusual in the power semiconductor art,
電力用半導体技術では、シールド酸化膜を成長させるために高い成長温度と希釈されたドライ酸素環境とを組み合わせて使用することは普通のことではないが、

but the inventors have found that this combination provides fewer pinhole defects in the layer leading to improved gate oxide quality, higher values of Qj_xJ (charge to breakdown), and a better thickness uniformity.
本発明者たちは、このように組み合わせると、膜内のピンホール欠陥がほとんどなくなり、これによってゲート酸化膜の質が改善され、Ｑ_ｂｄ（電荷対ブレークダウン）の値がより高くなり、厚さの均一性がより良好となることを発見した。

The oxygen may be diluted such that it composes 10% to 75% by volume of the gaseous growth environment, and more preferably 25% to 60% by volume of the gaseous growth environment.
酸素は、気相成長環境の１０容積％から７５容積％、より好ましくは２５容積％から６０容積％を構成するように酸素を希釈してよい。

By the end of this processing, the trenches may have widths of about 0.5 microns and depths of about 1.1 microns, and the mesas may have widths of about 0.3 microns for a typical implementation of device 100.
このプロセスの終りまでに、デバイス１００の一般的な実現例として、トレンチは約０.５ミクロンの幅および約１.１ミクロンの深さを有し、メサは約０.３ミクロンの幅を有し得る。

よくある表現（非限定、定義、但し書き）

WO20170223403
[0018] The aspects of the disclosure and the various features and advantageous details thereof are explained more fully with reference to the non- limiting aspects and examples that are described and/or illustrated in the accompanying drawings and detailed in the following description.
【００１０】
  本開示の態様と、その様々な特徴および優位な詳細は、添付の図面において説明され、および／または示され、また以下の明細書において詳細に説明される非限定的な態様および例を参照してより十分に説明される。

It should be noted that the features illustrated in the drawings are not necessarily drawn to scale, and features of one aspect may be employed with other aspects as the skilled artisan would recognize, even if not explicitly stated herein.
当業者においては、認識されるように、明細書において明確に述べられていなくとも図面中に示される特徴は必ずしも一定の縮尺で描かれているわけではなく、また一つの態様の特徴は別の態様でも用いられ得ることに留意されるべきである。

Descriptions of well-known components and processing techniques may be omitted so as to not unnecessarily obscure the aspects of the disclosure.
周知の要素および加工技術についての記載は、本開示の態様を不必要にわかりにくくすることのないように省略され得る。

The examples used herein are intended merely to facilitate an understanding of ways in which the disclosure may be practiced and to further enable those of skill in the art to practice the aspects of the disclosure.
明細書において用いられる例は単に、本開示において用いられる方法についての理解を助けること、またさらに当業者が本開示の態様を実施できるようにすることを目的としている。

Accordingly, the examples and aspects herein should not be construed as limiting the scope of the disclosure, which is defined solely by the appended claims and applicable law.
したがって、明細書における態様および例は本開示の範囲に限定されて解釈されるものではなく、添付の特許請求の範囲および適用可能な法律によってのみ定められる。

Moreover, it is noted that like reference numerals represent similar parts throughout the several views of the drawings.
さらに、いくつかの図面の表示全体を通して、同様の（＊同一の）参照番号は同様の部分を表すことに留意されたい。

 

[0019] It will be understood that, although the terms first, second, etc. may be used herein to describe various elements, these elements should not be limited by these terms.
【００１１】
  第一の（ｆｉｒｓｔ）、第二の（ｓｅｃｏｎｄ）等の用語は、本明細書において用いられる様々な要素を記述するために用いられるが、これらの要素はこれらの用語によって限定されるべきでないことを理解されたい。

 

These terms are only used to distinguish one element from another.
これらの用語は、一つの要素を別の要素から区別するためにのみ用いられる。

 

For example, a first element could be termed a second element, and, similarly, a second element could be termed a first element, without departing from the scope of the disclosure.
例えば、本開示の範囲から逸脱することなく、第一の要素は第二の要素と称することができ、また、同様に、第二の要素は第一の要素と称することができる。

 

As used herein, the term "and/or" includes any and all combinations of one or more of the associated listed items.
明細書において用いられるように、用語「および／または（ａｎｄ／ｏｒ）」は、挙げられた項目のうち一つまたは複数のいくつか、または全ての組み合わせを包含する。

 

[0020] It will be understood that when an element such as a layer, region, or substrate is referred to as being "on" or extending "onto" another element, it can be directly on or extend directly onto the another element or intervening elements may also be present.
【００１２】
  層、領域、または基板等の要素が別の要素の「上に（ｏｎ）」存在する、または「上へ（ｏｎｔｏ）」延びるという表現が用いられる場合には、別の要素の上に直接存在するか、または上へ直接延びることができ、または介在する要素が存在してもよいことを理解されたい。

 

In contrast, when an element is referred to as being "directly on" or extending "directly onto" another element, there are no intervening elements present.
これとは対照的に、要素が別の要素の「上に直接（ｄｉｒｅｃｔｌｙ ｏｎ）」存在する、または「上へ直接（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」延びるという表現が用いられる場合には、介在する要素は存在しない。

 

Likewise, it will be understood that when an element such as a layer, region, or substrate is referred to as being "over" or extending "over" another element, it can be directly over or extend directly over the another element or intervening elements may also be present.
同様に、層、領域、または基板等の要素が「わたって（ｏｖｅｒ）」いる、または「わたって（ｏｖｅｒ）」延びるという表現が用いられる場合には、別の要素に直接わたっているか、または直接わたって延びることができ、または介在する要素が存在してもよいことを理解されたい。

 

In contrast, when an element is referred to as being "directly over" or extending "directly over" another element, there are no intervening elements present.
これとは対照的に、別の要素に「直接わたって（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」いるか、または「直接わたって（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」延びるという表現が用いられる場合には、介在する要素は存在しない。

 

It will also be understood that when an element is referred to as being "connected" or "coupled" to another element, it can be directly connected or coupled to the another element or intervening elements may be present.
要素が別の要素に「接続される（ｃｏｎｎｅｃｔｅｄ）」または「結合される（ｃｏｕｐｌｅｄ）」という表現が用いられる場合には、別の要素に直接接続または結合されることができ、または介在する要素が存在してもよいことを理解されたい。

 

In contrast, when an element is referred to as being "directly connected" or "directly coupled" to another element, there are no intervening elements present.
これとは対照的に、要素が別の要素に「直接接続される（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）」または「直接結合される（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」という表現が用いられる場合には、介在する要素は存在しない。
【００１３】

 

[0021] Relative terms such as "below" or "above" or "upper" or "lower" or "horizontal" or "vertical" may be used herein to describe a relationship of one element, layer, or region to another element, layer, or region as illustrated in the Figures.
 「より下に（ｂｅｌｏｗ）」または「より上に（ａｂｏｖｅ）」または「上方の（ｕｐｐｅｒ）」または「下方の（ｌｏｗｅｒ）」または「水平な（ｈｏｒｉｚｏｎｔａｌ）」または「垂直な（ｖｅｒｔｉｃａｌ）」等の相対的な用語は、図面中に示される一つの要素、層、または領域と別の要素、層、または領域との関係を記述するために本明細書において用いられ得る。

 

It will be understood that these terms and those discussed above are intended to encompass different orientations of the device in addition to the orientation depicted in the Figures.
 これらの用語およびこれらの上で議論された事項は、図面中で描写された向きに加え、デバイスの異なる向きをも包含することを意図したものであることを理解されたい。

 

[0022] The terminology used herein is for the purpose of describing particular aspects only and is not intended to be limiting of the disclosure.
【００１４】
  明細書において用いられる用語は、特定の態様のみを記述することを目的としており、本開示を限定することを意図していない。

 

As used herein, the singular forms "a," "an," and "the" are intended to include the plural forms as well, unless the context clearly indicates otherwise.
明細書において用いられるように、単数形（の表現）である「ａ」、「ａｎ」、および「ｔｈｅ」は文脈において別途明確に示さない限り、複数形（のもの）もまた包含することを意図されている。

 

It will be further understood that the terms "comprises," "comprising," "includes," and/or "including" when used herein
明細書において用いられる場合の用語「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、

 

specify the presence of stated features, integers, steps, operations, elements, and/or components,
記載された特徴、整数、ステップ、操作、元素、および／または構成要素の存在を明示するものであり、

 

but do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, and/or groups thereof.
一つまたは複数の他の特徴、整数、ステップ、操作、元素、構成要素および／またはそれらの群の存在を排除するものではないことをさらに理解されたい。

 

[0023] Unless otherwise defined, all terms (including technical and scientific terms) used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this disclosure belongs.
【００１５】
  別途定義されない限り、明細書において用いられる（技術用語および科学用語を含む）全ての用語は、この開示が属する技術分野の当業者によって一般に理解されるものと同じ意味を持つ。

 

It will be further understood that terms used herein should be interpreted as having a meaning that is consistent with their meaning in the context of this specification
明細書において用いられる用語はこの明細書の文脈および関連技術における意味と矛盾しない意味を有するように解釈されるべきであり、

 

and the relevant art and will not be interpreted in an idealized or overly formal sense unless expressly so defined herein.
また明細書において明確に定義されない限り、理想化された、または過度に形式的な意味で解釈されるべきではないことを理解されたい。

N+型

WO2008156674
28. The trench gate IGBT of claim 27, further comprising: a N+ buffer epitaxial layer disposed between the P type emitter epitaxial layer and the N- base epitaxial layer.
更に、前記Ｐ型エミッターエピタキシャル層と、前記Ｎ型ベースエピタキシャル層の間に配置されたＮ+型バッファーエピタキシャル層とを備える請求項２７に記載のトレンチゲート型絶縁ゲートバイポーラデバイス。

WO2013173414
10. The semiconductor device (200) of Claim 1, wherein the silicon carbide substrate (202) has a n+-type conductivity type,
【請求項１０】
  前記シリコンカーバイド基板（２０２）は、ｎ＋型導電型を有し、

wherein the first dopant type is p-type, such that the first conductivity type is p-type, and wherein the second dopant type is n-type, such that the second conductivity type is n-type.
前記第１の導電型がｐ型になるように、前記第１のドーパント型はｐ型であり、前記第２の導電型がｎ型になるように、前記第２のドーパント型はｎ型である、請求項１に記載の半導体デバイス（２００）。

US5374569
FIG. 22 is a cross-sectional view of a first embodiment of a lateral DMOS transistor structure.
 図３８は、ラテラルＤＭＯＳトランジスタ構造の第１実施例の断面図である。

N- epitaxial layer 40 having an upper surface is disposed over substrate layer 10.
上側主面を有するＮ－エピタキシャル層４０が、基層１０の上に配置されている。

A P- well region 230 extends downward into the epitaxial layer 40 from the upper surface of the epitaxial layer.
Ｐ－ウェル領域２３０は、エピタキシャル層の上側主面からエピタキシャル層４０内へ下向きに延出している。

A field oxide layer, comprised of field oxide portion 231 and 232, and field oxide portion 232, is disposed on the upper surface of the epitaxial layer 40.
フィールド酸化膜部分２３１及び２３２、及びフィールド酸化膜部分２３３からなるフィールド酸化膜が、エピタキシャル層４０の上側主面上に配置されている。

Field oxide portion 231 and 233 defines an active area 234.
フィールド酸化膜部分２３１及び２３３が活性領域２３４を画定している。

A P type field implant region 235 and 236 is disposed underneath field oxide portion 231 and 233 where the field oxide portion 231 and 233 overlies the P- type silicon of the well region 230.
フィールド酸化膜部分２３１及び２３３がウェル領域２３０のＰ－型シリコンを覆う、Ｐ型フィールド注入領域２３５及び２３６が、フィールド酸化膜部分２３１及び２３３の下に配置されている。

Similarly, an N type field implant region 237 and 238 is disposed underneath the field oxide portion 231 and 233 where the field oxide portion 231 and 233 overlies the N- type silicon of the epitaxial layer.
 同様に、フィールド酸化膜部分２３１及び２３３がエピタキシャル層のＮ－型シリコンを覆う、Ｎ型フィールド注入領域２３７及び２３８が、フィールド酸化膜部分２３１及び２３３の下に配置されている。

WO20170223403
[0028] The disclosure includes both extrinsic and intrinsic semiconductors.
本開示は、外因性半導体および真性半導体の両方を含む。

Intrinsic semiconductors are undoped (pure).
真性半導体はドーピングされていない（純粋である）。

Extrinsic semiconductors are doped, meaning an agent has been introduced to change the electron and hole carrier concentration of the semiconductor at thermal equilibrium.
外因性半導体はドーピングされており、これは熱平衡状態における半導体の電子およびホールのキャリア密度を変更するために物質が導入されることを意味する。

Both p-type and n-type semiconductors are disclosed, with p-types having a larger hole concentration than electron concentration, and n-types having a larger electron concentration than hole concentration.
ｐ－型半導体およびｎ－型半導体の両方が開示されるが、ｐ－型は電子密度よりも大きなホール密度を有し、またｎ－型はホール密度よりも大きな電子密度を有する。

[0050] In some aspects, the substrate layer 102 may include a p+ layer 106 as shown in Figure 1 and Figure 2.
いくつかの態様では、基板層１０２は、図１および２に示すようなｐ＋層１０６を備えてもよい。

 

In some aspects, the epitaxial layer 202 may include a p+ layer 106 as shown in Figure 3 and Figure 4.
いくつかの態様では、エピタキシャル層２０２は、図３および図４に示すようなｐ＋層１０６を備えてもよい。

 

The p+ layer 106 may be used to reduce charging time constants and to achieve contact formation.
ｐ＋層１０６は、充電時定数を低減させるため、および接触形成を実現するために用いられてもよい。

 

In some aspects, the p+ layer 106 may also be formed by ion-implantation and annealing.
いくつかの態様では、ｐ＋層１０６はまた、イオン注入およびアニーリングによって形成されてもよい。

 

The p+ layer 106 may be doped as highly as possible with minimum achievable sheet resistance.
ｐ＋層１０６は、実現可能な最小シート抵抗で可能な限り高くドーピングされてもよい。

 

In some aspects, the p+ layer 106 may be present in a gate - source region.
いくつかの態様では、ｐ＋層１０６はゲート—ソース間領域に存在してもよい。

 

In some aspects, the p+ layer 106 may be present in a gate - source region and also partly under the gate.
いくつかの態様では、ｐ＋層１０６はゲート—ソース間領域、および部分的にはゲートの下にも存在してもよい。

 

In some aspects, the p+ layer 106 may be present in limited areas as described in further detail below.
いくつかの態様では、ｐ＋層１０６は、以下でさらに詳細に説明されるような限られた領域に存在してもよい。

 

In some aspects, the p+ layer 106 may be under .3 μιη in thickness.
いくつかの態様では、ｐ＋層１０６は０．３μｍ未満の厚さでもよい。

 

In some aspects, the p+ layer 106 may be under .2 μιη in thickness.
いくつかの態様では、ｐ＋層１０６は０．２μｍ未満の厚さでもよい。

 

In some aspects, the p+ layer 106 may be between .1 and .3 μιη in thickness.
いくつかの態様では、ｐ＋層１０６は０．１μｍから０．３μｍの間の厚さでもよい。

 

In some aspects, the p+ layer 106 may be between .05 and .25 μιη in thickness.
いくつかの態様では、ｐ＋層１０６は０．０５μｍから０．２５μｍの間の厚さでもよい。

 

In some aspects, the p+ layer 106 may be between .15 and .25 μιη in thickness.
いくつかの態様では、ｐ＋層１０６は０．１５μｍから０．２５μｍの間の厚さでもよい

EP2415071
[0035] FIGURE 3 is a cross-sectional view illustrating an exemplary active diode with lightly doped regions according to one embodiment.
図３は、一実施形態による低不純物濃度領域をもつ例示的なアクティブダイオードを示す断面図である。

An active diode 300 includes a substrate 302 having a first doped region 306 (e.g., a P+-type region) and a second doped region 308 (e.g., an N+-type region).
アクティブダイオード３００は、第１のドープ領域３０６（たとえば、Ｐ＋型領域）と、第２のドープ領域３０８（たとえば、Ｎ＋型領域）とを有する基板３０２を含む。

A first lightly doped region 312 is located between the first doped region 306 and the second doped region 308 and abutted against the first doped region 306.
第１のドープ領域３０６と第２のドープ領域３０８の間には、第１の低不純物濃度領域３１２が位置し、第１のドープ領域３０６に隣接する。

A second lightly doped region 314 (e.g., a lightly doped drain (LDD)) is located between the first doped region 306 and the second doped region 308 and abutted against the second doped region 308.
第１のドープ領域３０６と第２のドープ領域３０８の間には、第２の低不純物濃度領域３１４（たとえば、低不純物濃度ドレイン（ＬＤＤ））が位置し、第２のドープ領域３０８に隣接する。

A salicide layer including a first salicide portion 316 is formed on the first doped region 306 and also including a second salicide portion 318 is formed on the second doped region 308.
第１のドープ領域３０６上には、第１のサリサイド部分３１６を含むサリサイド層が形成され、また第２のドープ領域３０８上には、第２のサリサイド部分３１８を含むサリサイド層が形成される。

In the active diode 300, current conducts between the first doped region 306 and the second doped region 308 along a path substantially parallel to a surface of the substrate 302.
アクティブダイオード３００内では、第１のドープ領域３０６と第２のドープ領域３０８の間を、基板３０２の表面と実質上平行な経路に沿って電流が伝導する。

At the periphery, STI regions 304 are provided.
周辺部では、ＳＴＩ領域３０４が提供される。

Without an STI region between the first doped region 306 and the second doped region 308, current conduction occurs along a shorter path 330 than in a conventional STI diode.
第１のドープ領域３０６と第２のドープ領域３０８の間にＳＴＩ領域がないため、電流伝導は、従来のＳＴＩダイオードの場合より短い経路３３０に沿って行われる。

EP2409334
[0020] Referring now to FIG. 3, to increase the current carrying capability of the reversed biased junction 206, an interconnecting tunnel junction, or ICTJ 302, is epitaxially grown between the top cell 102 and the bottom cell 104 to create a multijunction solar cell 300.
次に、図３を参照するに、逆バイアス接合２０６の電流伝達能力を高めるために、相互接続トンネル接合（ｉｎｔｅｒｃｏｎｎｅｃｔｉｎｇ  ｔｕｎｎｅｌ  ｊｕｎｃｔｉｏｎ）又はＩＣＴＪ３０２を上部セル１０２と下部セル１０４との間にエピタキシャル成長させて多接合太陽電池３００を形成する。

The ICTJ 302 in the multijunction solar cell 300 comprises a highly doped p+-type layer 304 of GaInAs, GaInP, or AlGaAs, and a highly doped n+-type layer 306 of GaInAs, GaInP, or AlGaAs.
多接合太陽電池３００内のＩＣＴＪ３０２は、ＧａＩｎＡｓ、ＧａＩｎＰ、又はＡｌＧａＡｓから成る高濃度ドープｐ＋型層３０４、及びＧａＩｎＡｓ、ＧａＩｎＰ、又はＡｌＧａＡｓから成る高濃度ドープｎ＋型層３０６を含む。

Through a quantum mechanical process, the highly doped ICTJ 302 allows electrons to penetrate across the depletion region 208,
量子力学的プロセスを経て、高濃度ドープＩＣＴＪ３０２によって、電子は空乏領域２０８を横切って突き抜けることができるので、

allowing an amount of tunneled current 308 to flow across the reverse-biased junction 206 that is proportional to the voltage, as illustrated in the tunnel junction voltage-current graph 310.
或る量のトンネル電流３０８が、トンネル接合の電圧－電流グラフ３１０に示すように、電圧に比例する逆バイアス接合２０６を横切って流れることができる。

WO2015094987
[0053] Overall, although certain materials are described specifically above,
全体的に、特定の材料が具体的に上述されたが、

some materials may be readily substituted with others with other such embodiments remaining within the spirit and scope of embodiments of the present disclosure.
いくつかの材料は、他のこのような実施形態が本開示の実施形態の趣旨及び範囲内にとどまる形で、他のものと容易に置換され得る。

For example, in an embodiment, a different material substrate, such as a group ΙΠ-V material substrate, can be used instead of a silicon substrate.
例えば、実施形態において、ＩＩＩ－Ｖ族材料基板などの異なる材料基板を、シリコン基板の代わりに用いることができる。

Furthermore, it is to be understood that, where N+ and P+ type doping is described specifically, other embodiments contemplated include the opposite conductivity type, e.g., P+ and N+ type doping, respectively.
更に、Ｎ＋及びＰ＋型のドーピングが具体的に説明されている所では、企図されている他の実施形態は、反対の導電型、例えば、Ｐ＋及びＮ＋型のドーピングをそれぞれ含むことを理解されるべきである。

Furthermore, it is to be appreciated that a silicidation approach that can be used in place of an aluminum seed layer for contact formation may also be applicable to front contact solar cells.
更に、接点形成のためのアルミニウムシード層の代わりに用いることができるシリサイド化のアプローチは、フロントコンタクト型太陽電池にも適用可能であることを理解されるべきである。

WO2009155106
An n-type silicon wafer with thermal oxide (i.e., silicon <100> wafer highly doped n+ (arsenic) with a resistivity of <0.005 ohm-cm,
熱酸化物を有するｎ型シリコンウェーハ（すなわち、ノエル・テクノロジー社（Noel Technologies, Inc.）（カリフォルニア州キャンベル）より販売される、０．００５Ωｃｍ未満の固有抵抗となるように高濃度にｎ＋型ドープ（ヒ素）し、

and supplied with a 1000 A thermal oxide (SiO2) on the front surface and coated with 100 A TiN and 5000 A aluminum on the back surface from Noel Technologies, Inc. (Campbell, CA)) was (i) washed with acetone and dried with N2,
前面に１０００オングストロームの熱酸化物（ＳｉＯ_２）を与え、後面が１００オングストロームのＴｉＮ及び５０００オングストロームのアルミニウムでコーティングされたシリコン＜１００＞ウェーハ）を、（ｉ）アセトンで洗浄してからＮ_２で乾燥し、

(ii) washed with isopropyl alcohol (IPA) and dried with N2,
（ｉｉ）イソプロピルアルコール（ＩＰＡ）で洗浄してからＮ_２で乾燥し、

(iii) washed with deionized water (DI) water and dried with N2,
（ｉｉｉ）脱イオン水（ＤＩ）で洗浄してからＮ_２で乾燥し、

and (iv) then treated with UVVO3 for 10 minutes.
（ｉｖ）更にＵＶ／Ｏ_３で１０分間処理した。

The wafer sample was then (i) coated with a ZrOAc solution having a viscosity of 15.3 mPa by spin coating (acceleration rate of 415 RPM/s, final speed of 2000 RPM for 30 seconds),
次いでウェーハ試料を、（ｉ）スピンコーティング（加速率４１５ＲＰＭ／秒、最終速度２０００ＲＰＭで３０秒）により１５．３ｍＰａの粘度を有する酢酸ジルコニウム（ＺｒＯＡｃ）溶液でコーティングし、

(ii) then heated on a hot plate at 100 C for 10 minutes
（ｉｉ）次いでホットプレート上で１００℃に１０分加熱した後、

followed by (iii) exposure to UV (i.e., 254 nm germicidal lamp) in a nitrogen atmosphere for 15 minutes
（ｉｉｉ）窒素雰囲気中で紫外線（２５４ｎｍ殺菌ランプ）に１５分曝露し、

and then (iv) a post heating on a hotplate at 100 C for 10 minutes.
（ｉｖ）ホットプレート上で１００℃に１０分、加熱後処理した。

The ZrOAc solution comprised
酢酸ジルコニウム溶液は、

8.5 wt% of SARTOMER™ SR-368, 40.0 wt% of zirconia nanoparticles surface treated with silane A- 174 (as described in U.S. Patent Applications Nos. 1 1/771,787 and 11/771,859),
８．５重量％のＳＡＲＴＯＭＥＲ（商標）ＳＲ－３６８、４０．０重量％のシランＡ－１７４で表面処理したジルコニアナノ粒子（米国特許出願第１１／７７１，７８７号及び同第１１／７７１，８５９号に記載されるもの）、

1.5 wt% of IRGACURE™ 184 photoinitiator,
１．５重量％のＩＲＧＡＣＵＲＥ（商標）１８４光開始剤、

and 50.0 wt% of isophorone. 
及び５０．０重量％のイソホロンを含むものを使用した。

WO2012177699
FIG. 2(a) represents a base structure 200, including n⁺-GaN 202, n^"-GaN 204, and n-GaN 206 layers,
図２（ａ）は、基本構造２００を表し、ｎ^＋－ＧａＮ２０２、ｎ^－－ＧａＮ２０４、およびｎ－ＧａＮ２０６層を含み、

with the aperture layer being the n-GaN layer 206, all of which layers are grown using metalorganic chemical vapor deposition (MOCVD).
アパーチャ層は、ｎ－ＧａＮ層２０６であって、その全層は、金属有機化学蒸着（ＭＯＣＶＤ）を使用して成長させられる。

In one example, the n^" -GaN layer 204 can be 6 micrometers thick, doped with Silicon to a doping concentration of 2x 10¹⁶/cm³, and/or the n⁺-GaN 202 can be an n⁺-GaN substrate.
一実施例では、ｎ^－－ＧａＮ層２０４は、６マイクロメートル厚であって、シリコンでドーピング濃度２×１０^１６／ｃｍ^３までドープされることができ、および／またはｎ^＋－ＧａＮ２０２は、ｎ^＋－ＧａＮ基板であることができる。

Block 1000 represents obtaining, growing, or forming a drift region (e.g., n^" GaN).
ブロック１０００は、ドリフト領域（例えば、ｎ^－ＧａＮ）を取得、成長、または形成するステップを表す。

 

The drift region can be formed on or above an n⁺-type GaN substrate, for example.
ドリフト領域は、例えば、ｎ^＋型ＧａＮ基板上またはその上方に形成されることができる。

飛程

US2019096989(JP)
[0092] Note that the acceleration energy E of the helium ions irradiation is calculated from a desired average range Rp of helium ions (referred to as calculation value E) by use of the above fitting expression,
なお、上記のフィッティング式を用いて所望のヘリウムイオンの平均飛程Ｒｐからヘリウムイオン照射の加速エネルギーＥを算出（算出値Ｅと称する）し、

and in a case where the helium ions are implanted into the silicon substrate at the calculation value E of the acceleration energy,
この加速エネルギーの算出値Ｅでヘリウムイオンをシリコン基板に注入した場合における、

a relation between an actual acceleration energy E′ and an average range Rp′ (peak position of helium ions) actually obtained by a secondary ion mass spectrometry (SIMS) or the like
実際の加速エネルギーＥ'と実際に二次イオン質量分析法（ＳＩＭＳ）等によって得られた平均飛程Ｒｐ'（ヘリウムイオンピーク位置）との関係は、

may be considered as follows.
 以下のように考えればよい。

With respect to the calculation value E of the acceleration energy, when the actual acceleration energy is within a range of about E±10%,
加速エネルギーの算出値Ｅに対して、実際の加速エネルギーＥ'がＥ±１０％程度の範囲にあれば、

the actual average range Rp′ also falls in a range of about ±10% with respect to the desired average range Rp to be within a range of a measurement error.
実際の平均飛程Ｒｐ'も所望の平均飛程Ｒｐに対して±１０％程度の範囲に収まり、測定誤差の範囲内となる。

Therefore, an effect by variations of the actual average range Rp′ from the desired average range Rp on electrical characteristics of IGBTs, diodes and so on is sufficiently small to a negligible extent.
そのため、実際の平均飛程Ｒｐ'の所望の平均飛程Ｒｐからのバラつきが、ＩＧＢＴやダイオード等の電気的特性へ与える影響は、無視できる程度に十分小さい。

[0099] In the cross-section, the emitter region 12 of N+ type and the base region 14 of P− type are formed on an upper surface side of each mesa portion 94 in the transistor section 70 in order from the upper surface 21 side of the semiconductor substrate 10.
当該断面において、トランジスタ部７０の各メサ部９４の上面側には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に形成される。

The accumulation region 16 of N+ type may be formed under the base region 14.
ベース領域１４の下には、Ｎ＋型の蓄積領域１６が更に形成されていてもよい。

US2016056144(JP)
1. A manufacturing method of a semiconductor device comprising:

depositing a thin film semiconductor layer on a semiconductor substrate with an insulating film therebetween, the insulating film having been formed on a surface of the semiconductor substrate;
【請求項１】
  半導体基板の表面上に形成された絶縁膜を介して薄膜半導体層を堆積する工程と、

ion-implanting first impurity ions into the thin film semiconductor layer under a condition where a range of the first impurity ions becomes smaller than a film thickness of the thin film semiconductor layer when being deposited; and
前記薄膜半導体層に第１不純物イオンを前記薄膜半導体層の前記堆積時の膜厚よりも前記第１不純物イオンの飛程が小さくなる条件でイオン注入する工程と、

selectively ion-implanting second impurity ions into the thin film semiconductor layer with a dose quantity more than a dose quantity of the first impurity ions, wherein
前記薄膜半導体層に第２不純物イオンを前記第１不純物イオンのドーズ量よりも高いドーズ量で選択的にイオン注入する工程と、を含み、

a diode for detecting temperature is formed by a region into which the first impurity ions have been implanted and a region into which the second impurity ions have been implanted in the thin film semiconductor layer.
前記薄膜半導体層中の前記第１不純物イオンが注入された領域と前記第２不純物イオンが注入された領域とによって温度検出用のダイオードを形成する

ことを特徴とする半導体装置の製造方法。