EP2720259
[0033] FIGURE 2 is a sectional view of a portion of a semiconductor integrated circuit structure avoiding contact related shorts to the substrate using side epitaxy in accordance with one embodiment of the present disclosure.
図２は本発明の１実施例に従って側部エピタキシー（side epitaxy）を使用して基板へのコンタクトに関連する短絡を回避する半導体集積回路構成体の一部の断面図である。
The integrated circuit structure 200 includes a substrate (e.g., a p-type region) 201 formed with a thin BOX layer 202 and STI regions 203.
集積回路構成体２００は、薄いＢＯＸ層２０２とＳＴＩ領域２０３とが形成されている基板（例えば、Ｐ型領域）２０１を包含している。
A semiconductor (e.g., silicon) layer 204 is formed on the BOX layer 202 and,
半導体（例えば、シリコン）層２０４がＢＯＸ層２０２上に形成されており、且つ、
by side epitaxy, protrusions 205 are grown to extend past the edges of BOX layer 202 and overhang a portion of the STI regions 203.
側部エピタキシーによって、突出部２０５が成長されてＢＯＸ層２０２の端部を越えて延在しており且つＳＴＩ領域２０３の一部にオーバーハングしている。
Raised source/drain regions 206
隆起型ソース／ドレイン領域２０６を、
are formed on the semiconductor layer 204, including on the protrusions 205, adjacent a gate (including a gate electrode, a barrier layer and a gate insulator in the example of FIGURE 2 ) and the adjoining sidewall spacers 208 (illustrated in FIGURE 2 as including multiple layers).
突出部２０５上を含んで半導体層２０４上に、ゲート（図２の例においては、ゲート電極と、バリア層と、ゲート絶縁体とを包含している）及びその隣の側壁スペーサ２０８（図２においては複数の層を包含するものとして例示されている）に隣接して、形成する。
US7781979
In yet another embodiment, a lighting apparatus similar to that shown in FIGS. 3 and 4, based on multiple series-connected LEDs,
更に他の実施例において、複数の直列接続されたＬＥＤに基づく図３及び４に示したものと同様の照明装置は、
one or more controllable current paths connected in parallel with one or more of the series-connected LEDs,
該直列接続されたＬＥＤの１以上に並列に接続される１以上の制御可能な電流経路
and a controller to control one or more of the controllable current paths,
及び斯かる制御可能な電流経路の１以上を制御するコントローラは、
may be implemented as one or more integrated circuits.
１以上の集積回路として実施化することができる。
Furthermore, integrated circuit implementations may be appropriately packaged for ease of installation, deployment, and/or use in any one of a number of applications, including those applications in which conventional operating voltages are readily available.
更に、集積回路構成体は、通常の作動電圧が容易に利用可能な用途を含めて、多数の用途のうちの如何なるものにおいても、設置、配備及び／又は使用の容易さのために適切にパッケージ化することができる。
///////
[0026] A given light source may be configured to generate electromagnetic radiation within the visible spectrum, outside the visible spectrum, or a combination of both.
[0023] 或る光源は、可視スペクトル内、可視スペクトル外又は両者の組み合わせで電磁放射を発生するように構成することができる。
Hence, the terms “light” and “radiation” are used interchangeably herein.
従って、"光"及び"放射"なる用語は、ここでは入れ換え可能に使用される。
Additionally, a light source may include as an integral component one or more filters (e.g., color filters), lenses, or other optical components.
更に、光源は、一体部品として、１以上のフィルタ（例えば、カラーフィルタ）、レンズ又は他の光学部品を含むことができる。
Also, it should be understood that light sources may be configured for a variety of applications, including, but not limited to, indication, display, and/or illumination.
また、光源は、これらに限定されるものではないが、指示、表示及び／又は照明を含む種々の用途のために構成することができる。
An “illumination source” is a light source that is particularly configured to generate radiation having a sufficient intensity to effectively illuminate an interior or exterior space.
"照明用光源"は、室内又は室外空間を効果的に照明するために十分な輝度を有する放射を発生するように特別に構成された光源である。
In this context, “sufficient intensity”
このような前後状況において、"十分な輝度"とは、
refers to sufficient radiant power in the visible spectrum generated in the space or environment (the unit “lumens” often is employed to represent the total light output from a light source in all directions, in terms of radiant power or “luminous flux”) to provide ambient illumination (i.e., light that may be perceived indirectly and that may be, for example, reflected off of one or more of a variety of intervening surfaces before being perceived in whole or in part).
周囲照明（即ち、間接的に知覚され、且つ、例えば全体として若しくは部分的に知覚される前に種々の介在する表面の１以上から反射され得る光）を提供するために空間又は環境内で発生される可視スペクトル内での十分な放射パワー（放射パワー及び"光束"の点では、光源から全方向への全光出力を表すために、しばしば、"ルーメン"なる単位が使用される）を指す。
///////////
[0031] The term “lighting fixture” is used herein to refer to an implementation or arrangement of one or more lighting units in a particular form factor, assembly, or package.
[0028] "照明器具"なる用語は、ここでは、特定のフォームファクタ、アセンブリ又はパッケージ内での１以上の照明ユニットの実施化又は配置を示すために使用されている。
The term “lighting unit” is used herein to refer to an apparatus including one or more light sources of same or different types.
"照明ユニット"なる用語は、ここでは、同一又は異なるタイプの１以上の光源を含む装置を示すために使用されている。
A given lighting unit may have any one of a variety of mounting arrangements for the light source(s), enclosure/housing arrangements and shapes, and/or electrical and mechanical connection configurations.
或る照明ユニットは、種々の光源の取り付け装置、エンクロージャ／ハウジング装置及び形状、及び／又は電気的及び機械的接続構造の何れか１つを有し得る。
/////
[0099] FIG. 3 is a block diagram of an LED-based lighting apparatus 100 A including multiple series-connected LEDs, according to one embodiment of the present invention.
[0081] 図３は、本発明の一実施例による複数の直列接続されたＬＥＤを含むＬＥＤ型照明装置１００Ａのブロック図である。
In the apparatus of FIG. 3, multiple LEDs are connected nominally in series between a first node 108 A and a second node 108 B to which an operating voltage is applied (a power source 108 was generally discussed above in connection with FIG. 1) to form a series-connected “stack” of devices.
図３の装置において、複数のＬＥＤは、作動電圧が印加される第１ノード１０８Ａと第２ノード１０８Ｂとの間に名目的に直列に接続され（電源１０８は、図１に関連して一般的に説明した）、直列接続されたデバイスの"スタック"を形成している。
For purposes of the following discussion, the position of one or more LEDs in the “stack” of series-connected devices, relative to one of the two voltage potentials respectively applied to the first and second nodes, is referred to as the “height” in the “stack.”
下記の説明のために、直列接続されたデバイスの"スタック"における１以上のＬＥＤの、上記第１及び第２ノードに各々印加される２つの電位の一方に対する位置は、該"スタック"における"高さ"と称する。
US7652379
Integrated circuit structures typically include a number of input/output (I/O) pads that facilitate electrical connection of the integrated circuit to external devices.
集積回路構成体は、典型的に、外部装置への集積回路の電気的接続を簡単化させる多数の入力／出力（Ｉ／Ｏ）パッドを包含している。
One widely used electrical connection technique is wire bonding,
１つの広く使用されている電気的接続技術はワイヤボンディングであり、
which involves thermosonically bonding a thin gold (Au) or copper (Cu) wire to the I/O pad (often referred to as a “bond pad”).
それは薄い金（Ａｕ）又は銅（Ｃｕ）ワイヤをＩ／Ｏパッド（しばしば、「ボンドパッド」として呼称される）へ熱音波的にボンディングさせることが関与する。
WO02063656
For instance, the chemical monolayers and electronic junctions of the present invention may be used to make a wide variety of electronic devices and circuit elements, such as semi-conductors.
例えば、本発明の化学的単層および電子結合素子を用いて、多種多様な電子デバイスおよび回路素子、例えば半導体を作成することができる。
This may be done by applying or incorporating the present invention along with known microcircuitry constructions and arrangements,
これは、本発明を公知のマイクロ回路構成体および配列と共に適用または組み込むことにより、
and/or through the use of known construction techniques, such as vacuum deposition, metal sputtering and lithographic photoresist techniques.
ならびに／あるいは公知の構成体技術、例えば真空蒸着、金属スパッタリングおよびリソグラフィフォトレジスト(lithographic photoresist)技術を用いることにより、行うことができる。
WO2006081131
Figure 5 shows a further embodiment, similar to that shown in Figure 1,
図５は、図１に示すものと同様のさらなる態様を示し、
in which the first and second sampling blocks 4 and 6 co-operate to take an average of a signal applied to an input of the first channel.
ここで第１および第２のサンプリングブロック４、６は、協働して第１のチャネルの入力に与えられる信号の平均を取る。
However an identical further circuit arrangement is formed using further blocks 4a and 6a to average a signal applied to a second channel, designated channel 2.
しかしながら、チャネル２として示されている第２のチャネルに与えられた信号を平均化するために、さらなるブロック４ａ、６ａを用いて同一のさらなる回路構成体が形成される。
EP2963675
[0079] Although the ultrathin and wavy circuit designs described above provide unusually good mechanical properties, two additional optimizations provide further improvements.
[0171] 上述の超薄型の波状回路設計は、並外れて良好な機械的特性をもたらすが、２つの追加的な最適化によりさらなる改善がもたらされる。
Dominant failure modes observed at high applied strains (εappl- εpre> ∼10%) or degrees of bending (r < -0.05 mm) are (i) delamination of the device layers and/or (ii) fracture of the metal interconnects.
高い加えられる歪み（εａｐｐｌ−εｐｒｅ＞約１０％）又は屈曲度（ｒ＜約０．０５ｍｍ）で観察される主要な故障モードは、（ｉ）デバイス層の剥がれ、及び／又は（ｉｉ）金属相互接続部の破砕である。
A design modification that addresses these failures involves the deposition of an encapsulating layer on top of the completed circuits.
これらの故障に対処する設計変更は、完成された回路の頂部上に封入層を堆積することを伴う。
Figure 4 illustrates a representative layout that includes a thin (-1.2 µm) layer of PI on top of an ultrathin Si-CMOS/PI circuit.
図４は、超薄型Ｓｉ−ＣＭＯＳ／ＰＩ回路の頂部上のＰＩの薄（約１．２μｍ）層を含む代表的な層を図示する。
The resulting systems are extremely bendable, which we refer to as 'foldable', as demonstrated in the PI/Si-CMOS/PI circuit tightly wrapped over the edge of a microscope cover slip (thickness -100 µm) in Fig. 4A .
この結果的に得られるシステムは、図４Ａにおける顕微鏡カバースリップの端部（厚さ約１００μｍ）上に緊密に覆われたＰＩ／Ｓｉ−ＣＭＯＳ／ＰＩ回路において実証されるように、極度に屈曲可能であり、これを「折畳み可能な」と呼ぶ。
Even in this configuration, the inverters are operational and exhibit good electrical properties ( Fig. 12 ).
この構成においても、インバータは、作動可能であり、良好な電気的特性を呈する（図１２）。
Such foldability is enabled by two primary effects of the top PI layer:
かかる折畳み可能性は、頂部のＰＩ層の２つの主な効果、すなわち
(i) its good adhesion and encapsulation of the underlying layers prevents their delamination and
（ｉ）その良好な接着及び下層の封入により剥がれが防止されることと、
(ii) it locates the metal interconnects at the neutral mechanical plane without moving this plane out of the silicon layers in other regions of the circuits ( Fig. 12 ).
（ｉｉ）回路の他の領域中のシリコン層から出てこの平面から移動することを伴わずにニュートラル機械平面にてそれが金属相互接続部を位置決めすることとによって可能となる（図１２）。
Such designs can also be incorporated in stretchable, wavy configurations to enable stretchability/compressibility.
さらに、かかる設計は、伸張可能性／圧縮可能性を可能にするために、伸張可能な波状構成体に組み込むことが可能である。
The stretchable system presents, however, another challenge. As mentioned previously, the bendability of the Si-CMOS/PI/PDMS is influenced strongly by the thickness of the PDMS.
しかし、伸張可能なシステムは、別の問題をもたらす。先述のように、Ｓｉ−ＣＭＯＳ／ＰＩ／ＰＤＭＳの屈曲可能性は、ＰＤＭＳの厚さに大きく影響される。
Systems that are both stretchable and highly bendable in this example require the use of thin PDMS.
この例において伸張可能でもあり非常に折畳み可能でもあるシステムは、薄いＰＤＭＳの使用を要する。
Relaxing the prestrain when using a thin PDMS substrate results in an unwanted, overall bowing of the system rather than the formation of wavy circuit structures.
薄いＰＤＭＳ基板を使用する際の予備歪みの弛緩により、波状回路構成体の形成よりもむしろシステムの望ましくない全体的な反りがもたらされる。
This response occurs due to the very low bending stiffness of thin PDMS, which in turn results from the combined effects of its small thickness and extremely low modulus compared to the PI/Si-CMOS/PI.
この応答は、薄いＰＤＭＳの非常に低い曲げ剛性によって生じ、さらにこれは、ＰＩ／Ｓｉ−ＣＭＯＳ／ＰＩと比較してその薄い厚さ及び極度に低い弾性率の効果の組合せからもたらされる。
Neutral mechanical plane concepts that involve the addition of a compensating layer of PDMS on top of the PI/Si-CMOS/PI/PDMS system, can avoid this problem.
ＰＩ／Ｓｉ−ＣＭＯＳ／ＰＩ／ＰＤＭＳシステムの頂部上へのＰＤＭＳの補償層の追加を伴うニュートラル機械平面コンセプトにより、この問題を回避することが可能となる。
Figure 4B illustrates this type of fully optimized, dual neutral mechanical plane layout (i.e. PDMS/PI/Si-CMOS/PI/PDMS), and its ability to be stretched and bent.
図４Ｂは、このタイプの完全に最適化されたデュアルニュートラル機械平面レイアウト（すなわちＰＤＭＳ／ＰＩ／Ｓｉ−ＣＭＯＳ／ＰＩ／ＰＤＭＳ）と、その伸張及び屈曲される能力とを図示する。
The optical micrographs at the bottom left and right of Fig. 4B illustrate the various configurations observed under extreme twisting and stretching of this system.
図４Ｂの左下及び右下の光学顕微鏡写真は、このシステムの極度のねじれ及び伸張下において観察される様々な構成を図示する。
US2020404803(JP)
[0006] A circuit assembly described in the present specification includes:
【０００６】
本明細書に記載された回路構成体は、
a substrate that is provided with a thermally conductive portion that has thermal conductivity and passes through the substrate in the plate-thickness direction thereof, and that includes an electrically conductive path;
熱伝導性を有する伝熱部が板厚方向に貫通して形成され、かつ、導電路を有する基板と、
US10893603(JP)
The invention relates to a circuit substrate having a heat dissipation member, a heat dissipation circuit structure body having the circuit substrate, and a manufacturing method thereof.
【０００１】
本発明は、放熱部材を有する回路基板、これを用いた放熱回路構成体、及びその製造方法に関するものである。
US10777346(JP)
[0003] A circuit assembly in which a circuit board and a heat dissipation plate that dissipates the heat generated in the circuit board to the outside overlap each other is known.
【０００２】
従来より、回路基板と当該回路基板の熱を外部に放熱する放熱板とが重ねられた回路構成体が知られている。
US10187027
[0002] The invention relates to an integrated circuit arrangement for a microphone, preferably a micro-electro-mechanical systems microphone (MEMS microphone),
【０００１】
本発明はマイクロフォン、好ましくは微小機械システムのマイクロフォン（ＭＥＭＳマイクロフォン）用の集積回路構成体に関し、
and a microphone system comprising the integrated circuit arrangement and the microphone.
この集積回路を備えるマイクロフォンシステムに関し、そしてこのマイクロフォンに関する。
Furthermore, the invention relates to a method for adjusting one or more circuit parameters of the microphone system.
さらに本発明は、このマイクロフォンシステムの１つ以上の回路パラメータを調整するための方法に関する。
