昨日、ET2013で
最先端20nm&14nmFPGAにおける超高速インターフェース技術
を聞いていた。その内容をメモメモ
今量産28nm
トランシーバーとメモリ
アルテラの次世代FPGAポートフォリオ
現在:ひとつのプロセスノード28nm
次世代:複数のプロセスノード
14nm,20nm,55nm
14 Strtix10
20 Arria10
55 ??
アルテラ次世代FPGAポートフォリオのロードマップ
14nm インテルのふぁぶ:トライゲート
20nm みっどレンジ:TSMCのふぁぶ
55nm 次世代低コスト:特徴エンベデッドFlash
ジェネレーション10
Generation10
Arria10
みっどレンジ新たに定義
・stratixより早く
・arria5より低消費電力
・みっどレンジなんだけど、現在のハイエンド品より集積
・最大96本のトランシーバー
性能:
・現在のハイエンドより15%高速
・アルテラSoCより1.9倍高速
・現在のみっどレンジより4倍のIO帯域
Stratix10
・内部クロックIGHz
インテル14nmトライゲートプロセス
・強化された高性能アーキテクチャ
・性能と消費電力のバランス
性能2倍、消費電力1.3倍
性能1倍、消費電力0.3
性能1.4~1.6、消費電力1倍
→バランスはありあ10でも
・性能
2倍の性能
56Gbpsトランシーバー
10倍以上のDSP性能
10TeraFLOPS超のDSP
集積度
4倍以上:単一のダイに400万ロジックエレメント
第三世代のプロセッサ
3Dテクノロジ;SRAM,DRAM,ASIC
第一世代28nm 1.05デュアル
第二世代20nm デュアルコア
第三世代14nm クワッドコア
ピンマイグレーションできる!
(フットプリント互換!!)
トランシーバー
Arria10のトランシーバー
・28G
・バックプレーン
・KR FECハードIP(エラー訂正)
・信頼のトランシーバー技術
トランシーバー
サーディス
ハードIPとして実装
PMKA(ふぃじかるめでぃああたっちめんと)
PCS(ふぃじかるこーでぃんぐさぶれいや)
ジッタを抑えた:3種類のクロックリソース(PLL)
アダプティブ・イコライゼーション
ギアボックス
PCIExpress
Arria10の強化されたトランシーバー機能
プリエンファシス、CTLE、DFE
→Arria10では改善
Arria10 FPGAオンチップ解析ツール
・レシーバ内CDR入力における、アイダイアグラムで
外部メモリインターフェース
DDR3,今後DDR4
2666MbpsまでのDDR4サポート
RLDRAMⅢ
ハードコントローラーおよひPHYはバイパス可能
ハイブリッド・メモリー・キューブ(HMC)テクノロジ
HMCとは
パッケージ
ロジックレイヤ
DRAMレイヤ4枚
→積層がたマルチバンクDRAMメモリ
どこのメーカーもHMCという言葉で
サーフェスつかう
パラレルインターフェースの限界
→あたらしいバンド幅
メモリのボトルネックを解消
HMCの利点
・バンド幅の増大
・レイテンシの低減
・低消費電力
・省スペース
・柔軟性
次世代3DベースのマルチバンクDRAM
外部インターフェースは高速シリアル
クレジットベースのフロー制御(TCPみたいなの)
2013年4月 HMC Spec1.0リリース
・アルテラはテクノロジーリーダーシップの最前線に位置
・アルテラとマイクロン
FPGAとハイブリットメモリーキューブの接続確認
HMCインタオペラビリティのプラットフォーム詳細
フルスペックで動作確認
28nmstratixVで確認
マイクロンのページでHMC altera を検索
Arria10のスピード・グレード別メモリ・インターフェース・サポート
主要なパラレルおよびシリアルメモリインターフェースを完全サポート
まとめ:ブレークスルーをもたらすGeneration10
・Arria10
・Stratix10
・メモリ
パラレル:DDR4
シリアル:HMC Arria10/MoSys
最先端20nm&14nmFPGAにおける超高速インターフェース技術
を聞いていた。その内容をメモメモ
今量産28nm
トランシーバーとメモリ
アルテラの次世代FPGAポートフォリオ
現在:ひとつのプロセスノード28nm
次世代:複数のプロセスノード
14nm,20nm,55nm
14 Strtix10
20 Arria10
55 ??
アルテラ次世代FPGAポートフォリオのロードマップ
14nm インテルのふぁぶ:トライゲート
20nm みっどレンジ:TSMCのふぁぶ
55nm 次世代低コスト:特徴エンベデッドFlash
ジェネレーション10
Generation10
Arria10
みっどレンジ新たに定義
・stratixより早く
・arria5より低消費電力
・みっどレンジなんだけど、現在のハイエンド品より集積
・最大96本のトランシーバー
性能:
・現在のハイエンドより15%高速
・アルテラSoCより1.9倍高速
・現在のみっどレンジより4倍のIO帯域
Stratix10
・内部クロックIGHz
インテル14nmトライゲートプロセス
・強化された高性能アーキテクチャ
・性能と消費電力のバランス
性能2倍、消費電力1.3倍
性能1倍、消費電力0.3
性能1.4~1.6、消費電力1倍
→バランスはありあ10でも
・性能
2倍の性能
56Gbpsトランシーバー
10倍以上のDSP性能
10TeraFLOPS超のDSP
集積度
4倍以上:単一のダイに400万ロジックエレメント
第三世代のプロセッサ
3Dテクノロジ;SRAM,DRAM,ASIC
第一世代28nm 1.05デュアル
第二世代20nm デュアルコア
第三世代14nm クワッドコア
ピンマイグレーションできる!
(フットプリント互換!!)
トランシーバー
Arria10のトランシーバー
・28G
・バックプレーン
・KR FECハードIP(エラー訂正)
・信頼のトランシーバー技術
トランシーバー
サーディス
ハードIPとして実装
PMKA(ふぃじかるめでぃああたっちめんと)
PCS(ふぃじかるこーでぃんぐさぶれいや)
ジッタを抑えた:3種類のクロックリソース(PLL)
アダプティブ・イコライゼーション
ギアボックス
PCIExpress
Arria10の強化されたトランシーバー機能
プリエンファシス、CTLE、DFE
→Arria10では改善
Arria10 FPGAオンチップ解析ツール
・レシーバ内CDR入力における、アイダイアグラムで
外部メモリインターフェース
DDR3,今後DDR4
2666MbpsまでのDDR4サポート
RLDRAMⅢ
ハードコントローラーおよひPHYはバイパス可能
ハイブリッド・メモリー・キューブ(HMC)テクノロジ
HMCとは
パッケージ
ロジックレイヤ
DRAMレイヤ4枚
→積層がたマルチバンクDRAMメモリ
どこのメーカーもHMCという言葉で
サーフェスつかう
パラレルインターフェースの限界
→あたらしいバンド幅
メモリのボトルネックを解消
HMCの利点
・バンド幅の増大
・レイテンシの低減
・低消費電力
・省スペース
・柔軟性
次世代3DベースのマルチバンクDRAM
外部インターフェースは高速シリアル
クレジットベースのフロー制御(TCPみたいなの)
2013年4月 HMC Spec1.0リリース
・アルテラはテクノロジーリーダーシップの最前線に位置
・アルテラとマイクロン
FPGAとハイブリットメモリーキューブの接続確認
HMCインタオペラビリティのプラットフォーム詳細
フルスペックで動作確認
28nmstratixVで確認
マイクロンのページでHMC altera を検索
Arria10のスピード・グレード別メモリ・インターフェース・サポート
主要なパラレルおよびシリアルメモリインターフェースを完全サポート
まとめ:ブレークスルーをもたらすGeneration10
・Arria10
・Stratix10
・メモリ
パラレル:DDR4
シリアル:HMC Arria10/MoSys