また都内散策

また今日も、仲間と都内散策に行ってきました。
都内は梅が丁度いい季節でした。
また都電に乗っちゃいました。あの雰囲気、
なんとなくいいですねぇ…。
メジャースポット以外でも、都内には風光明媚な
ところが結構あります。
ただ、この時期は花粉症の薬が欠かせません…


さて、例のロジスコの件。先に進めるために、
おおもとに遡って、状況を整理します。

もともとは、ＡＶＲとＳＲＡＭでサクッとロジスコ
もどきを作って、そのフォーマットを流用しながら
ｄｓＰＩＣ、ＣＰＬＤなどと、速度を少しずつ
上げて行きたい、そしてＰＣ側のソフトは手抜きをする
ために、ロジスコ－ＰＣ間のデータフォーマットは
拡張性を考慮してきっちり考えておき、今後流用できる
ようにして行こう。

という目論見でした。

当初の皮算用では、ＡＶＲで３．３３Ｍｓｐｓを実現
できると考えていたところ、実は思慮不足があり
（シバ某さんから鋭い突っ込みを頂き）、見直しを
行いました。

見直しの結果、ＡＶＲの実力なら理論的上４ＭＨｚも
可能であると判ったのですが、ＡＶＲｓｔｕｄｉｏの
バグと思える事象により、シミュレーターでテストが
出来ないということが判明しました。かといって、
今のところＩｎ　Ｃｉｒｃｕｉｔ Ｄｅｂｕｇｇｅｒ環境
を買えるほどの資金はありません。５万くらい
するんですよねぇ…
（そもそもＩＣＤとＩＣＥの違いも良く解ってませんが…）

以上のことを加味して、重要なことと劣後させることを
切り分けて考えます。

（重要なこと）
・ひとまずロジアナの現物を完成させて、私も「ロジアナ持ち」
　になること。
・今後使いまわそうと思っているフォーマット（データ
　の授受形式など）を明確にし、ＰＣ側ソフトの開発に
　少しずつ着手できる環境を用意すること。
・確実に動作する品質のロジアナを作る事。（ロジアナの
　不具合なのか、テスト対象機の不具合なのかで悩まない
　で済むように）


（劣後すること）
・品質を落としてでも「最速」を優先すること
・お金に糸目をつけずＩＣＤ環境を手に入れて
　最速を追求すること


といったことを踏まえて、ひとまず「安定稼動版の
ＡＶＲロジスコ」早期実現に向けて進めて行きたいと
思います。対策の方針は

・最小分解能＝２．５Ｍｓｐｓ（２０ＭＨｚのＡＶＲ
　８クロックで１回のサンプリング）とする。
・シミュレーターでシミュレーション可能な範囲で
　きっちりと品質を確保する。
・安く仕上げる

といった感じ。

以上を踏まえて、まずは前に進もうと思います。


とはいいつつ、ＡＶＲでの最速を追求するのは
諦めるわけではありませんよ！ＡＶＲｓｔｕｄｉｏの
バグがｆｉｘされたらあらためて対応しようと思います。

なんか、足の裏に飯粒が付いたままって言う感じで
気持ち悪いんですが、置かれた状況では仕方ないかなぁ…