回路図に落とし込む

まだ機能分割を全部書き出し終わってないんだけど、
多分一番厄介なアナログ回路周りは書き出せたと
思うので、回路図エディタで描き出してみることに。

フィルタとか増幅とか、基本的にはオペアンプの集合体。
弦1本あたり３～４回路のオペアンプが必要。４弦分では
１２～１６回路、それに加えてアナログ出力用にもう１個
は必要。基板上にオペアンプＩＣが７～８個ほどご入用。

1箇所ボルテージフォロアを入れないといけないのか、
それとも不要なのか良くわかんないので、とりあえず
ブレッドボードで実験してから結論出すことに。


定数はとりあえず求まったので、それでうまく動くかどうか
の実験したいところ。

ただ、その前に一番心配なとこ…３次ＬＰＦフィルタ
（バターワース特性）がどの程度効いてくれるか。

とにかくナイキスト周波数は低くしないといけないから、
扱う信号の帯域とナイキスト周波数の間はギリギリの
スペック。余裕殆ど無し。
で、ＬＰＦのカットオフ周波数の設定に余裕が取れない。
ADCのサンプリング周波数が1000spsなのに、ＬＰＦの
カットオフ周波数も1000Hzにしちゃってるからホントに
ギリギリ。っつーか、ほぼアウトか？

折りたたみノイズの影響がどの程度出てしまうのか…
計算は出てるんだけど、現実問題としてこの間の
DDS使って調べたらどの程度カットできているのか
見れるんじゃないかな。