こまったことに

またVHDLのテストの続き。

xilinx iseは目下10.1を使っているんですが、
コンパイル、ピンアサインをした後、シミュレータ
を起動しようとすると、エラーも何も出ずに、
シミュレータが起動しないんですよね。相変わらず。

情報を検索してみても原因らしいものは見つからず…

仕方ないので、alteraのquartus2でコンパイル～
シミュレーションを行って、確認出来たらそれを
xilinx-iseでコンパイルしてみる…みたいな
アホなことをやってます。

短いVHDLなので、この程度ならそれでも問題
無さそうに思うのですが、気持ち悪いというか、
あほらしいというか、釈然としません。
ナニが原因なんだろうなぁ…

まぁアホはアホなんですが、VHDLがISOで規格化
されているので、どちらの環境でもなんとなく
修正せずに動いてくれてます。このあたりは
PICやAVRの依存言語仕様と大きく違うところ。
（まぁ、扱っているのが個々の素子だからね…）

もちろん、シミュレーションは遅延のお話なども
でてくるので、quartus2のシミュレーションで
ｏｋだからと言って、そのままxilinxのCPLDに
書き込んで上手く動くかは別問題。
いずれ何とかしないとな…


それにしても、AVRStudioやMPLABなどに比べると
操作方法とかとにかく解り難いなぁ。

ソースをちょっと修正したら、それに応じて
シミュレーション用の波形を直したいのですが、
その際に入出力ピンが自動的にシミュレータの
ファイルに読み込まれたりしないんだなぁ。
（間抜けなこと言ってます？）

ピンの使い方が自由自在に変えられるCPLD
ならではということなのかもしれませんが、
VHDLから入出力ピンを自動的に取り込んで
くれないのが不便。
（一部を除いて）ピンの機能が決まって
いるようなAVRやPICはとは、シミュレーション
の考え方そのものが違うんだろうけど。

しかたなく、訂正した入出力ピンを自分で
シミュレーションファイルに反映しようとすると、
今度は操作が良く解らん…
やりたい事をどう操作したら良いのかが…


あと、シミュレーション時間が短いならまだ
いいんですが、もっと長い時間のシミュレーション
をしようとすると、どこで時間を変更したら
良いのかが解り難い…。
適当にメニューを開いて、それっぽいパラメータ
を修正してみても直らない。っていうか、
「end time」みたいな項目が色んなところにたくさん
あるんだけど、なんであんなに紛らわしい項目が
たくさんあるの？？？
機能がたくさんありすぎて、操作系が統一しきれて
居ないのか、そもそもバグが残っていて操作が
上手く反映されていないのか、そのあたりも不明。


ちなみに、quartus2の操作方法はここにある程度
纏まった情報がありました↓
http://wiki.cis.iwate-u.ac.jp/~nagata/RonriSekkei.html
ありがたや。

FPGAボードで学ぶ論理回路設計にはシミュレーション
の操作法って書いてないんだよなぁ。


それにしても、わかりにくいねぇ…。
何とかして欲しい…。

VHDL書いてる時間よりも、操作に迷ってる時間の方が
絶対長いと思う。